专利名称：：具有一小块定义电性接点区域的电阻随机存取存储结构的制作方法
技术领域：
：本发明是有关于以相变化为基础的存储材料的高密度存储装置，包含以硫属化物为基础的材料及其它材料，以及用来制造该类装置的方法。
背景技术：
：以相变化为基础的存储材料被广泛地运用于读写光盘片中。而这些材料包括有至少两种固态相，包括如一大部分为非晶态的固态相，以及一大体上为结晶态的固态相。激光脉冲是用于读写光盘片中，以在二种相中切换，并读取此种材料于相变化之后的光学性质。以相变化材料为基础的存储器材料，如硫属化物材料及其类似材料，亦可以通过施加合适于集成电路操作的电流而改变状态。此通常为非晶状态具有较通常为结晶状态为高的电阻特性，其可以被快速感应数据之用。此等性质有利于作为非易失性存储器电路的可程序电阻材料，其可以用随机方式进行数据的读取与写入。自非晶状态改变为结晶状态的相变化通常是一较低电流的操作。而自结晶状态改变为结非晶状态的相变化，在此称为复位，一般是一高电流操作，其包括一短暂的高电流密度脉冲以熔化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。在理想状态下，致使相变化材料从结晶态转变至非晶态的复位电流强度应越低越好。欲降低复位所需的复位电流强度，可通过减低在存储器中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积，从而对此相变化材料元件施加较小的绝对电流值，便可达成较高的电流密度。此领域发展的一种方法是致力于在一集成电路结构上形成微小孔洞，并使用微量可程序化的电阻材料填充这些微小孔洞。致力于此等微小孔洞的专利包括于1997年11月11日公告的美国专利第5,687,112号"MultibitSingleCellMemoryElementHavingTaperedContact"、发明人为Ovshinky;于1998年8月4日公告的美国专利第5,789,277号，，MethodofMakingChalogenide[sic]MemoryDevice"、发明人为Zahorik等；于2000年11月21日公告的美国专利第6,150,253号"ControllableOvonicPhase-ChangeSemiconductorMemoryDeviceandMethodsofFabricatingtheSame"、发明人为Doan等。在以非常小的尺度制造这些元件、以及欲满足大规模生产存储元件时所需求的严格工艺变数时，则会遭遇到问题。较佳地是提供一种存储单元结构其包括有小尺寸以及低复位电流，以及用以制造此等结构的方法。
发明内容有鉴于此，本发明提供了一存储单元装置，而该型存储单元装置包含在施加能量后可在电性状态间转换的一存储材料。该存储单元装置具有第一与第二电极、与该第二电极电性接触的一存储材料栓塞(相变化材料)、以及被一介电体支持并与该第一电极和该存储材料栓塞电性接触的一电性导电薄膜。该介电体在靠近该第一电极处较宽，而在靠近该相变化栓塞处较窄。该导电薄膜与该相变化栓塞接触的区域，某种程度上是由在该导电薄膜上形成的介电体的几何区域所定义。由另一方面来说，本发明提供了一存储单元装置包含第一与第二电极、与该第二电极电性接触的一存储材料栓塞(相变化材料)、以及被一介电体支持并与该第一电极和该存储材料栓塞电性接触的一电性导电薄膜。在各种实施例中，该介电体在靠近该第一电极处较宽，而在靠近该相变化栓塞处较窄。该介电体可为一圆锥(具有一般圆形或椭圆形底)；一角锥(具有一般矩形或正方形底)；一锲型(具有一般拉长矩形底)；或一截头圆锥或角锥或锲型。而该介电体是被该导电薄膜的接触区域与该相变化栓塞所截断，而该相变化栓塞是部分地被该截断区域所定义，且其精准度及准确度是通过该介电体的成形工艺来控制。该电性导电薄膜接触该第一电极的边缘部位。该导电薄膜是一外壳，而该导电薄膜的形状是部分地由该介电体的形状，及是部分地由该第一电极的边缘部位所定义。本发明的另一目的是制造一种存储单元装置的方法，通过提供一衬底其具有一金属层间介电质于一表面上；在该金属层间介电质上形成一第一电极层，及图案化该第一电极层以形成第一电极(底电极)；在该衬底及该底电极上沉积一第一介电材料；移除该第一介电材料的一部位以露出该底电极的边缘部位，以及在该底电极间的该底电极及一第一介电层上留下成形的介电体；在该介电体及该底电极的露出边缘上形成一电性导电材料的一薄膜；在该电性导电薄膜上形成一覆盖薄膜；图案化该覆盖薄膜及该电性导电薄膜以在个别的电极上隔离该电性导电薄膜及该覆盖薄膜；在该覆盖薄膜及该第一介电层上沉积一第二介电材料；移除该第二介电材料的一部位以暴露出该覆盖薄膜部位；移除该覆盖薄膜的露出部位以暴露出该电性导电薄膜区域；在该暴露出的该电性导电薄膜及该第二介电材料上沉积一相变化材料；以及在该相变化材料层上图案化一第二电极层以形成与该电性导电薄膜及第二电极露出区域接触的隔离的相变化栓塞。在工艺上有多种步骤可以实施在各种的工艺上，举例来说，该衬底可由在一半导体上具有一氧化物层的晶片所提供，像是硅或砷化镓，或具有一后段工艺(BEOL)金属层。该介电材料层可通过一高密度等离子体工艺，以及可包含一高密度等离子体掺氟硅玻璃(HDP-FSG)、或一高密度等离子体磷硅玻璃(HDP-PSG)、或一高密度等离子体氮化硅(HDP-SIN)、或一高密度等离子体掺硼-磷硅玻璃(HDP-BPSG)。该第一介电材料可以通过一选择刻蚀工艺(例如湿法刻蚀或一选择干法刻蚀)来移除。该电性导电材料薄膜可以通过溅射来形成，例如借着直流溅射；对于一氮化钛材料，可使用氩气及氮气流通至该溅射室，以及可以使用一钛标靶。举例来说，适合用来形成该电性导电薄膜的方法包含溅射。例如，用来沉积氮化钛，可以使用一氩气及氮气混合物及一钛标靶的直流溅射。该覆盖薄膜应对随后形成的该介电层材料，具有一较高化学机械抛光选择性，该第二介电材料可为一氧化物所沉积、或一掺氟硅玻璃(FSG)、或低介电系数材料(例如具有一介电系数低于二氧化硅的材料)。该覆盖薄膜可用一气相沉积工艺所形成；对于氮化钛，可以使用一硅垸及氮气混合物流通至该溅射室在控制的的压力和射频功率条件下。该覆盖薄膜及电性导电薄膜可利用一掩膜及刻蚀工艺来图案化。可以通过一化学机械抛光法，例如具有材料选择性的化学机械抛光工艺，来移除该第二介电材料的一部位；而该电性导电材料是氮化钛以及该第二介电材料是二氧化硅，例如该化学机械抛光工艺可以使用一氧化铪等离子体。或者，在一刻蚀工艺之后，通过一化学机械抛光法来移除该第二介电材料的一部位，而该电性导电材料是氮化钛以及该第二介电材料是二氧化硅，例如该化学机械抛光工艺可以使用一氧化铪等离子体以及该刻蚀工艺可使用一氢氟酸刻蚀。在至少一些实施例中该相变化栓塞及该导电薄膜接触区域的形状及大小，是至少部分地由该介电体的形状及尺寸所决定，而该介电体之上形成该导电薄膜；以及该相变化栓塞及该导电薄膜接触区域的形状及大小，是至少部分地由该由该覆盖薄膜的露出表面的形状及尺寸所决定。图1A是依据本发明的一实施例绘示两相邻存储单元概括剖视图。图1B是依据图1A中存储装置的一放大的概括剖视图。图2A是依据本发明的一实施例绘示两相邻存储单元概括剖视图。图2B是依据图2A中存储装置的一放大的概括剖视图。接着底电极的沉积及图案化，而图3是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。接着在该底电极上沉积介电质及形成如图3所示的衬底，而图4是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。接着用湿法刻蚀形成如图4所示的该介电层以露出该底电极的肩部，而图5是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。接着在如图5所示的结构上，沉积一导电薄膜及一覆盖薄膜，而图6是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。接着图案化该导电薄膜及覆盖薄膜如图6所示，而图7是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。接着在如图7所示的结构上沉积一介电质，并平坦化该介电层以露出该覆盖薄膜的一小块部位，而图8是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。'接着移除如图8所示的结构的覆盖层的露出部位，而图9是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。接着沉积一相变化材料层及一顶电极材料层在如图9所示的结构上，而图io是依据本发明的一实施例绘示一存储装置工艺步骤的概括剖视图。图11至图18是依据本发明的另一实施例绘示一存储装置工艺步骤的概括剖视图。图19是绘示包含相变化存储元件的一存储阵列的概要结构图。主要元件符号说明10、20相变化存储单元32介电衬底34、144、244底电极(第一电极)42、82介电层54、264介电体62、102、202电性导电薄膜64、104、204覆盖薄膜58、68、268边缘部位74覆盖薄膜外壳78、84、106小块区域(暴露区域)82第二介电层(金属层)106顶表面112、212相变化材料栓塞114、214顶电极(第二电极)具体实施例方式通过参考以下图式所绘示的本发明的替代实施例，将能更进一步描述本发明。此等图式是概略的显示本发明的特征及其与其它特征与结构的关系，但非关其规模。为了使呈现方式更清晰在图式中所绘示的本发明实施例中，各图式间所使用的相关元件并不特别地重新标号表示在各图式中。参照图1A及图1B，是绘示依据本发明的一实施例的一相变化存储单元10。该存储单元包含一底电极144、一电性导电薄膜102、一覆盖薄膜104、一相变化材料栓塞112及一顶电极114。该电性导电薄膜是由一介电体54所支持，而该介电体54是在底部宽，而其置于该底电极144之上，且其是在顶部较窄。该介电体54可以有各种形式的设计，举例来说包含一圆锥(具有一般圆形或椭圆形底)；一角锥(具有一般矩形或正方形底)；一锲型(具有一般拉长矩形底)；或如在图1A、图1B中的实施例是一截头圆锥或角锥或锲型。该电性导电薄膜102接触该底电极144的边缘部位68。因此，该电性导电薄膜102就像是一外壳，而该电性导电薄膜102的形状是部分地由该介电体54的形状所定义，而部分地由该底电极144的边缘部位68所定义。在顶部位置一开口穿透该覆盖薄膜104暴露出该电性导电薄膜102表面的一小范围限制区域106，以及该相变化栓塞112与该电性导电薄膜102在该限制区域106上接触。该顶电极114与该相变化栓塞112的上表面接触。穿透该存储单元的电流如箭头12所指示；更特别地，由该顶电极114经过该相变化栓塞112至该电性导电薄膜102而经过被该开口至该覆盖薄膜的该限制区域106的电流，以及通过该电性导电薄膜102与该底电极144的边缘部位接触，电流经过该电性导电薄膜102至该底电极144。参照图2A及图2B，是绘示依据本发明的另一实施例的一相变化存储单元20。该存储单元包含一底电极244、一电性导电薄膜202、一覆盖薄膜204、一相变化材料栓塞212及一顶电极214。该电性导电薄膜是由一介电体264所支持，而该介电体264是在底部宽，而其置于该底电极244之上，且其是在顶部较窄。在图2A及图2B中介电体264非截头形状(在图1A及图1B是截头形状)，该介电体264可以有各种形式的设计，举例来说包含一圆锥(具有一般圆形或椭圆形底)；一角锥(具有一般矩形或正方形底)；一锲型(具有一般拉长矩形底)。该电性导电薄膜202接触该底电极244的边缘部位268。因此，该电性导电薄膜202就像是一外壳，而该电性导电薄膜202的形状是部分地由该介电体264的形状所定义，而部分地由该底电极244的边缘部位268所定义。在顶部位置一开口穿透该覆盖薄膜204暴露出该电性导电薄膜202表面的一小范围限制区域206，以及该相变化栓塞112与该电性导电薄膜202在该限制区域206上接触。该顶电极214与该相变化栓塞212的上表面接触。穿透该存储单元的电流如箭头22所指示；更特别地，由该顶电极214经过该相变化栓塞212至该电性导电薄膜202而经过被该开口至该覆盖薄膜的该限制区域206的电流，以及通过该电性导电薄膜202与该底电极244的边缘部位接触，电流经过该电性导电薄膜202至该底电极244。该存储单元的实施例中包含以相变化为基础的存储材料，其中包含以硫属化物为基础的材料或其它材料来做为该存储材料112、212。相变化合金可于一第一结构态与第二结构态之间切换，其中第一结构态是指此材料大体上为非晶固相，而第二结构态是指此材料大体上为结晶固相。这些合金系至少为双稳定的(bistable)。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可侦测的特征如比结晶态更高的电阻值。此词汇「结晶」是用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可侦测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可侦测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特中包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。相变化合金可以通过施加电脉冲从一相状态变化成另一相状态。已经观察出一较短较高振幅脉冲容易使相变化材料变成一般非晶状态，一般称作为重设脉冲。较长较低振幅脉冲容易使相变化材料变成一通常结晶状态，一般称作为程序脉冲。较短较长振幅脉冲内的能量够高到使结晶结构的键能断裂，并且短到足以避免原子重新排成结晶状态。适合脉冲的状况可以依照经验法则判断，不需要过多的实验，而能找出适用于一特定的相变化合金的条件。下列说明里，相变化材料称为GST，应了解其它类型相变化材料也可以使用。用以实施在一存储装置的材料为Ge2Sb2Te5。再次参照图1A、图1B或图2A、图2B，存取电路可以利用各种不同的组态实施来与该第一电极144(244)及该第二电极114(214)接触，以控制该存储单元的操作，使用该存储材料实施时其可被程序化以设定该相变化材料112(212)为该两种固相之一，并可被可逆地作用。举例来说，使用一硫属化物为基础的相变化材料，该存储单元可被设定在一相对高的电阻状态，其中至少在该电流路径中该电桥的一部分是一非晶固相态，而一相对低的电阻状态其中在该电流路径中电桥的大部分是一结晶固相态。举例来说施加一合适的较短、高振幅的电流脉冲让该相变化材料112(212)局部地改变为一非晶固相态，如图1B中116所指。依据本发明一实施例的一存储单元结构，如图1A及图1B(或类似的图2A及图2B)可被建构为图3至图10中所示。首先参照图3，将适合做为底电极的一层电性导电材料沉积于一介电衬底32上，并图案化(例如使用掩膜或刻蚀)，以形成底电极34。举例来说，在一PCRAM结构中，合适的衬底包含有一覆硅氧化物或砷化镓；或一后段工艺金属层。接着，在该衬底32上形成一介电材料层(例如二氧化硅)，覆盖住该图案化的底电极34如图4所示。该介电材料覆盖该衬底32，如图4中标号42所示，以及覆盖该图案化的底电极34，如图4中标号44所示。举例来说，该介电材料层可通过高密度等离子体化学气相沉积法(HDP-CVD)形成。该介电材料层厚度范围约在500埃至2000埃之间，例如约1000埃。举例来说，该介电材料层可通过一高密度等离子体工艺，以及可包含高密度等离子体掺氟硅玻璃(HDP-FSG)、或高密度等离子体磷硅玻璃(HDP-PSG)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体掺硼-磷硅玻璃(HDP-BPSG)。接着，如图5所示，移除该介电层的一部位以露出该底电极的边缘部位58，如饼图标57所示。该介电层42的一剩余部位覆盖于邻近该图案化电极34的该衬底，而在该电性导电薄膜上组成一介电体54。举例来说，该材料可通过使用在该介电层42、44材料及该底电极34材料间高刻蚀选择比例的湿法刻蚀来移除。举例来说，此等材料应依照以下原则来选择若该介电层材料为二氧化硅，而该底电极材料可为氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为在该导电材料与一相变化材料间的一扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多钛(Ti)，钨(W)，钼(Mo),铝(Al)，钽(Ta)，铜(Cu)，铂(Pt),铱(Ir),镧(La),镍(Ni),钌(Ru)及其合金。接着，在图5所示结构上形成一电性导电材料薄膜，如图6所示的图标62。该导电薄膜62覆盖该介电层52的表面在该衬底32、该介电体54及该底电极34的边缘部位58上。举例来说，适合用作该导电薄膜的材料包含氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为该导电材料与一相变化材料间扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钜，或亦可结合选自下列群组元素之一者或更多钛(Ti),钨(W),钼(Mo)，铝(Al),钽(Ta)，铜(Cu),铂(Pt),铱(Ir),镧(La),镍(Ni)，钌(Ru)及其合金。而该电性导电薄膜62具有一厚度范围在约22埃至500埃之间，一般约在50埃。举例来说，适合用来形成该电性导电薄膜的方法包含溅射。例如，用来沉积氮化钛，可以使用一氩气及氮气混合物及一钛标靶的直流溅射。而沉积时间将取决于直流功率大小，例如约在功率6500W时间4秒，及在更低功率下(例如1500W)较长的时间。接着在该电性导电薄膜62上形成一覆盖薄膜，如图6所示标号64。举例来说，适合用作该覆盖薄膜材料包含氮化硅。可使用其它覆盖薄膜材料；该覆盖薄膜64应对随后形成的该介电层82材料(参见图8)，具有一较高化学机械抛光选择性，而覆盖薄膜可较佳为氮化硅。举例来说，介电层82可为一氧化物、一掺氟硅玻璃(FSG)、或低介电系数材料。可适用对氧化物的选择性大于50，例如使用氧化铈等离子体做为化学机械抛光等离子体；在这样的处理条件下当移除500埃的介电层时而仅会移除约10埃的氮化硅层。可以利用对介电层82有较高化学机械抛光选择性的介电层来取代氮化硅。该覆盖薄膜64具有一厚度范围约在100埃至1000埃之间，例如约200埃。适合用来形成该覆盖薄膜的方法包含，以氮化硅为例在以下的条件沉积约195sccm的硅烷(SiH4);约8000cssm的氮气；射频功率约300W;压力约2.6torr。而所形成薄膜的厚度可通过控制该沉积时间来控制。接着，图案化该电性导电薄膜及该覆盖薄膜，例如在一掩膜及刻蚀工艺中在各自的电极上隔离该导电薄膜72及该覆盖薄膜74，如图7所示。这样暴露出该介电层52表面的区域76。如图7中所绘示该薄膜是外壳，而其形状是部分地由该介电体54来决定。特别地，该外壳72、74是底部宽，而在该底部位置该导电外壳72接触该底电极的边缘部位，且其顶部较窄，在该顶部位置该覆盖外壳74具有一小块区域78，并在该介电体54的顶部截头位置上形成这些外壳。接着，在该隔离薄膜及该介电层的露出表面上形成一第二介电层，以及移除该第二介电层的一部位，以露出在该覆盖薄膜外壳74的顶部的该小块区域84，以及留下该第二介电层的部位82，如图8中所绘示。举例来说，这些材料可被多种工艺移除。在第一种工艺，通过化学机械抛光来移除该第二介电层的上部位，以平坦化该小块区域84下方金属层。为了要控制该覆盖薄膜的暴露区域84的大小而限制平坦化的范围是非常重要的，也因此控制该相变化材料与该电性导电薄膜的接触区域(参见图9及图10)。一般来说，该金属层82的移除应在该覆盖薄膜顶部露出时就停止，亦或无论如何在大量移除该覆盖薄膜材料的前就要停止，且较佳地在该导电薄膜的顶表面106露出时停止；举例来说，在化学机械抛光在要达到上述情况可通过终点侦测来达成。或者是，可以使用一材料选择化学机械抛光法。举例来说，当该介电材料为二氧化硅而该覆盖薄膜为氮化硅时，当需提供一较高选择性时(氧化物氮化硅〉50:1)，可以使用一氧化铪等离子体。该抛光可以在一小块区域84上停止。举例来说，替代地可以使用两步骤工艺包含化学机械抛光平坦化的氧化铪等离子体，接着以浸泡氢氟酸以露出该覆盖薄膜的一小块区域。接着，移除该覆盖材料的露出的小块区域84以形成该覆盖外壳74的开口，如在图9所示的W，露出该电性导电层72的一小块区域，留下具有一定义的小区域106的一电性导电外壳102，如图9所示。例如，该覆盖材料可以被对该覆盖薄膜材料具有较高选择性的刻蚀移除。接着，在图9所示的结构上沉积一层相变化材料，以及在该相变化材料层上形成适合做为顶电极的一电性导电材料层，以及图案化上述金属层以形成相变化栓塞112，并被该顶电极114所覆盖，如图10中所示。此步骤系控制来定义该区域106的宽度在一个范围内，例如约在100埃至500埃。该介电体54的外型及尺寸可借着控制该高密度等离子体沉积而控制于良好的准确度及精准度。依据本发明一实施例的一存储单元结构，如图2A及图2B可由如图11至图18中所示的工艺建构。首先参照图11，将适合做为底电极的一层电性导电材料沉积于一介电衬底32上，并图案化(例如使用掩膜或刻蚀)，以形成底电极34。举例来说，在一PCRAM结构中，合适的衬底包含有一覆硅氧化物或砷化镓；或一后段工艺金属层。接着，在该衬底32上形成一介电材料金属层(例如二氧化硅)，覆盖住该图案化的底电极34如图12所示。该介电材料覆盖该衬底32，如图12中标号42所示，以及覆盖该图案化的底电极34，如图12中标号44所示。举例来说，该介电材料层可通过高密度等离子体化学气相沉积法(HDP-CVD)形成。该介电材料层厚度范围约在500埃至2000埃之间，例如约1000埃。举例来说，该介电材料层可通过一高密度等离子体工艺，以及可包含高密度等离子体惨氟硅玻璃(HDP-FSG)、高密度等离子体磷硅玻璃(HDP-PSG)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体氮化硅(HDP-SIN)、或高密度等离子体惨硼-磷硅玻璃(HDP-BPSG)。接着，如图13所示，移除该介电层的一部位以露出该底电极的边缘部位158，如饼图标157所示。该介电层42的一剩余部位覆盖于邻近该图案化电极34的该衬底，而在该电性导电薄膜上组成一介电体154。举例来说，该材料可通过使用在该介电层42、44材料及该底电极34材料间高刻蚀选择比例的湿法刻蚀来移除。举例来说，此等材料应依照以下原则来选择若该介电层材料为二氧化硅，而该底电极材料可为氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为在该导电材料与一相变化材料间的一扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多钛(Ti)，钨(W),钼(Mo),铝(Al)，钽(Ta),铜(Cu),铂(Pt),铱(Ir)，镧(La)，镍(Ni),钌(Ru)及其合金。接着，在图13所示结构上形成一电性导电材料薄膜，如图14所示的图标162。该导电薄膜162覆盖该介电层152的表面在该衬底32、该介电体154及该底电极34的边缘部位158上。举例来说，适合用作该导电薄膜的材料包含氮化钽或氮化钛。该电极材料是选自与该可程序化电阻存储材料兼容的材料，以及做为该导电材料与一相变化材料间扩散势垒。替代地，该电极材料可为氮化铝钛或氮化铝钽，或亦可结合选自下列群组元素之一者或更多钛(Ti)，钨(W)，钼(Mo),铝(Al)，钽(Ta)，铜(Cu),铂(Pt)，铱(Ir)，镧(La),镍(Ni),钌(Ru)及其合金。而该电性导电薄膜162具有一厚度范围在约22埃至500埃之间，一般约在50埃。接着，在该电性导电薄膜162上形成一覆盖薄膜，如图14所示标号164。举例来说，适合用作该覆盖薄膜材料包含氮化硅。可使用其它覆盖薄膜材料；该覆盖薄膜164应对随后形成的该介电层182材料(参见图16)，具有一较高化学机械抛光选择性，而覆盖薄膜可较佳为氮化硅。当然，当对介电层182有较高化学机械抛光选择性时，该介电层可取代氮化硅。该覆盖薄膜164具有一厚度范围约在100埃至1000埃之间，例如约200埃。适合用来形成该覆盖薄膜的方法包含，例如先前所提及的沉积方法。接着，图案化该电性导电薄膜及该覆盖薄膜，例如在一掩膜刻蚀工艺中在各自的电极上隔离该导电薄膜172及该覆盖薄膜174，如图15所示。这样暴露出该介电层152表面的区域176。如图15中所绘示，该薄膜是外壳，而其形状是部分地由该介电体154来决定。特别地，该外壳172、174是底部宽，而在该底部位置该导电外壳172接触该底电极的边缘部位，且顶部窄，在该顶部位置该覆盖外壳174具有一小块区域178，并在该介电体154的顶点位置上形成这些外壳。接着，在该隔离薄膜及该介电层的露出表面上形成一第二介电层，以及移除该第二介电层的一部位，以露出在该覆盖薄膜外壳174的顶部的该小块区域184，以及留下该第二介电层的部位182，如图16中所绘示。举例来说，这些材料可被多种工艺移除。在第一种工艺，通过化学机械抛光来移除该第二介电层的上部位，以平坦化该小块区域184下方金属层。为了要控制该覆盖薄膜的暴露区域184的大小而限制平坦化的范围是非常重要的，也因此控制该相变化材料与该电性导电薄膜的接触区域(参见图17及图18)。一般来说，该金属层182的移除应在该覆盖薄膜顶部露出时就停止，亦或无论如何在大量移除该覆盖薄膜材料的前就要停止，且较佳地在该导电薄膜的顶表面206露出时停止；举例来说，在化学机械抛光在要达到上述情况可通过终点侦测来达成。或者是，可以使用一材料选择化学机械抛光法。举例来说，当该介电材料为二氧化硅而该覆盖薄膜为氮化硅时，当需提供一较高选择性时(氧化物氮化硅〉50:1)，可以使用一氧化铪等离子体。该抛光可以在一小块区域184上停止。举例来说，替代地可以使用两步骤工艺包含化学机械抛光平坦化的氧化铪等离子体，接着以浸泡氢氟酸以露出该覆盖薄膜的一小块区域。接着，移除该覆盖材料的露出的小块区域184以形成该覆盖外壳174的开口，如在图17所示的W'，露出该电性导电层172的一小块区域，留下具有一定义的小区域206的一电性导电外壳202，如图17所示。例如，该覆盖材料可以被对该覆盖薄膜材料具有较高选择性的刻蚀移除。接着，在图17所示的结构上沉积一层相变化材料，以及在该相变化材料层上形成适合做为顶电极的一电性导电材料层，以及图案化上述金属层以形成相变化栓塞212，并被该顶电极214所覆盖，如图18中所示。图19是绘示一存储阵列，其可利用本文所述的方式形成。在图19中，一共同源极线1928、一字线1923、以及一字线1924是安排为大致上平行于Y轴。位线1941,1942则是安排为大致上平行于X轴。因此，在方块1945中的一Y译码器与一字线驱动器，是耦接至字线1923,1924。而在方块1946中的一X译码器与一组感测放大器，是耦接至位线1941,1942。共同源极线1928是耦接至存取晶体管1950,1951,1952,1953的源极终端。存取晶体管1950的栅极是耦接至字线1923。存取晶体管1951的栅极是耦接至字线1924。存取晶体管1952的栅极是耦接至字线1923。存取晶体管1953的栅极是耦接至字线1924。存取晶体管1950的漏极是耦接至存储单元1935的底电极构件1932，此存储单元具有顶电极构件1934。此顶电极构件1934是耦接至位线1941。如图所示，共同源极线1928是被二列存储单元共享，其中一列是在图中呈现Y轴方向排列。在其它实施例中，此存取晶体管可被二极管或其它用以在读取与写入数据阵列中控制电流至选定装置的结构所取代。权利要求1、一种存储单元装置，其特征在于，包含第一及第二电极、与该第二电极电性接触的一存储材料栓塞、以及一电性导电薄膜，该电性导电薄膜被一介电体所支持，并与该第一电极及该存储材料栓塞电性接触。2、根据权利要求1所述的存储单元装置，其特征在于，其中该介电体是在靠近该第一电极处较宽，而在靠近该存储材料栓塞处较窄。3、根据权利要求1所述的存储单元装置，其特征在于，其中该介电体是呈具有一般圆形或椭圆形为底的一圆锥形，或者该介电体是呈具有一般矩形或正方形为底的一角锥形，或者该介电体是呈具有一般拉长矩形为底的一锲形。4、根据权利要求1所述的存储单元装置，其特征在于，其中该介电体是呈一截头圆锥形、一角锥形或一锲形。5、根据权利要求1所述的存储单元装置，其特征在于，其中该电性导电薄膜接触该第一电极的边缘部位。6、一种用以制造一存储单元装置的方法，其特征在于，包含提供一衬底其具有一金属层间介电质于一表面上；在该金属层间介电质上形成一第一电极层，及图案化该第一电极层以形成第一电极；在该衬底及该第一电极上沉积一第一介电材料；移除该第一介电材料的一部份以露出该第一电极的边缘部位，在该第一电极上留下成形的介电体，以及在该第一电极之间留下一第一介电层；形成一电性导电薄膜；在该电性导电薄膜上形成一覆盖薄膜；图案化该覆盖薄膜及该电性导电薄膜，以在个别的电极上隔离该电性导电薄膜及该覆盖薄膜；在该覆盖薄膜及该第一介电层上沉积一第二介电材料；移除该第二介电材料的一部份以暴露出该覆盖薄膜部位；移除该覆盖薄膜的露出部位以暴露出该电性导电薄膜区域；在该暴露出的该电性导电薄膜及该第二介电材料上沉积一相变化材料；以及在该相变化材料层上沉积一第二电极层图案化该第二电极层及该相变化材料层，以形成与该第二电极及该电性导电薄膜露出区域接触的隔离相变化栓塞。7、根据权利要求6所述的方法，其特征在于，其中提供一衬底包含提供在一半导体上具有一层氧化物的一晶片，或者提供在一硅材料上具有一层氧化物的一晶片，或者提供在一砷化镓材料上具有一层氧化物的一晶片，或者提供含有一后段工艺金属层的一晶片。8、根据权利要求6所述的方法，其特征在于，其中沉积一第一介电材料包含一高密度等离子体化学气相沉积HDP-CVD工艺、一高密度等离子体掺氟硅玻璃HDP-FSG工艺、一高密度等离子体磷硅玻璃HDP-PSG工艺、一高密度等离子体氮化硅HDP-SIN工艺或一高密度等离子体掺硼-磷硅玻璃HDP-BPSG工艺。9、根据权利要求6所述的方法，其特征在于，其中移除该介电材料的一部分包含一选择性刻蚀工艺。10、根据权利要求6所述的方法，其特征在于，其中在该介电体上形成一电性导电材料薄膜的步骤包含溅射。11、根据权利要求10所述的方法，其特征在于，其中该溅射包含直流溅射，或者该溅射包含使用一氩气及氮气混合物、及一钛标靶的直流溅射，以及该电性导电材料包含氮化钛。12、根据权利要求6所述的方法，其特征在于，其中形成一覆盖薄膜包含形成具有对该第二介电材料具有一较高化学机械抛光CMP选择性的一材料薄膜，或者形成一覆盖薄膜包含一气相沉积工艺，或者形成一覆盖薄膜包含使用一硅烷SiH4及氮气流的气相沉积工艺，以及该覆盖薄膜包含氮化硅，或者形成一覆盖薄膜包含在2.6torr气压下及在300W射频功率下，使用一195sccm的硅烷SiEU流及一8000cssm的氮气流的气相沉积工艺，以及该覆盖薄膜包含氮化硅。13、根据权利要求6所述的方法，其特征在于，其中沉积一第二介电材料包含沉积一氧化物、沉积一掺氟硅玻璃或沉积一低介电系数的介电质。14、根据权利要求6所述的方法，其特征在于，其中图案化该覆盖薄膜及该电性导电薄膜包含一掩膜及刻蚀工艺。15、根据权利要求6所述的方法，其特征在于，其中移除该第二介电材料的一部份包含化学机械抛光工艺。16、根据权利要求6所述的方法，其特征在于，其中移除该第二介电材料的一部份包含一具有材料选择性的化学机械抛光工艺。17、根据权利要求16所述的方法，其特征在于，其中形成一电性导电材料的一薄膜包含形成氮化钛的一薄膜，以及沉积一第二介电材料包含沉积一氧化硅，以及其中移除该第二介电材料的一部份包含使用一氧化铈等离子体的一化学机械抛光工艺。18、根据权利要求6所述的方法，其特征在于，其中移除该第二介电材料的一部份包含在一刻蚀工艺后的一化学机械抛光工艺。19、根据权利要求18所述的方法，其特征在于，其中移除该第二介电材料的一部份包含在一使用氢氟酸刻蚀工艺之后，使用一氧化铈等离子体的化学机械抛光工艺。全文摘要本发明公开了一种具有一小块定义电性接点区域的电阻随机存取存储结构。一存储单元装置，而该存储单元包含在施加能量后可在电性状态间转换的一存储材料，包含第一与第二电极、与该第二电极电性接触的一存储材料栓塞(相变化材料)、以及被一介电体支持并与该第一电极和该存储材料栓塞电性接触的一电性导电薄膜。该介电体在靠近该第一电极处较宽，而在靠近该相变化栓塞处较窄。该导电薄膜与该相变化栓塞接触的区域，某种程度上是由在该导电薄膜上形成的介电体的几何区域所定义。同时，本发明包含用以制造本装置的方法，包含在一第一电极上建构一介电体，及在该介电体上一形成导电薄膜的步骤。文档编号G11C16/02GK101359717SQ200810131159公开日2009年2月4日申请日期2008年7月30日优先权日2007年8月3日发明者何家骅,谢光宇,赖二琨申请人:旺宏电子股份有限公司