专利名称：双向移位寄存器的制作方法
技术领域：
本发明涉及一种集成电路设计，尤其是针对一种双向移位寄存 器设计。
背景技术：
在数字电路中，移位寄存器是一组正反器排列成一直线方式， 其中一正反器的输出连接到下一正反器的输入。因此，当启动移位 寄存器时，数据可沿着此线而移位。移位寄存器广泛地使用在集成 电^各。其中一种应用用在禾呈序编石马或读出电熔丝，其中用来禾呈序编 码进电熔丝的数据依时脉串列地放进移位寄存器。储存在电熔丝的 数据首先读到移位寄存器，接着依时脉串列地输出。
图1显示一传统单向先入先出(FIFO)移位寄存器100。为了描 述的目的，移位寄存器100包含了四个正反器K
。接点D和Q 分别作为正反器K[i]的输入与输出接点，其中0 S i ^ 3。如图1所 示，正反器K[i]的输出连接到下一个正反器K[i+l]的输入。 一时脉 信号CLK耦合到每一正反器K
。随着时脉信号CLK的启动， 凄t据将向右移位一位，也就是i兌，DIN移位到K[O]， K
移位到 K[l]， K[l]移位到K[2]且K[2]移位到K[3]。在K[3]中的数据在时脉 信号CLK启动时，移位到DOUT输出。明显地，先移位进来的数 据也将先移位输出。可选地， 一组串列正反器也可排列为后进先出(LIFO)方式。在 特定的应用中，将需要FIFO与LIFO二者，也就是说需要双向的移 位寄存器。在这些应用中，传统电路中包4舌FIFO与LIFO两种功能 的电路和一个控制信号以切换移位寄存器于两种功能之间。然而， 由于传统双向移位寄存器需要两组正反器以纟丸行这样的双向移位 功能，这种传统双向移位寄存器所需要的晶体管数目也至少需要两 倍。而当双向移位寄存器位数变大时，其所需的晶体管将占据芯片 上大片的面积，乂人而造成成本的上升。因此，所需要的是一组只用 少量额外电^各附加在单向移位寄存器〗更可形成的双向移位寄存器。
发明内容
综上所述，本发明提供一种双向移位寄存器，其包含一第一和 第二正反器， 一第一多工器具有一输出耦合到第 一正反器一输入， 以及一第二多工器具有一输出耦合到第二正反器一输入，其中第一 正反器的一输出耦合至第二多工器的一输入，第二正反器的一输出 耦合至第一多工器的一输入。 一控制信号决定多工器的输入选择。 在一选择中，储存在第一和第二正反器内的数据在一时脉信号启动 时互相交换，因此数据可形成后进先出。
本发明的结构与操作方法，其相关的特征与优点将在以下针对 具体实施例与所附示意图的i兌明后更清楚明了 。
附图"i兌明
图1显示传统单向先进先出(FIFO)移位寄存器；
图2A与2B为根据本发明第一具体实施例形成FIFO模式描述 具有偶凄t正反器的双向移位寄存器；图2C与2D为根据本发明第一具体实施例形成LIFO模式描述 图2A的双向移位寄存器；
图3A与3B为根据本发明第二具体实施例形成FIFO模式描述 具有奇数正反器的双向移位寄存器；以及
图3C与3D为根据本发明第二具体实施例形成LIFO模式描述 图3A的双向移位寄存器。
具体实施例方式
本发明系以上举例作i兑明，^旦不为举例所限制，在所附示意图 中，类似的参考lt字对应于类似的元件。
以下将描述一可4丸4亍先进先出(FIFO)或后进先出(LIFO)两种运 算的双向移位寄存器，但双向移位寄存器不会明显地增加晶体管数目。
图2A到2D描述才艮据本发明第一具体实施例的具有偶lt正反 器的一双向移位寄存器200。为了描述的目的，双向移位寄存器200 为四个位，且包含四个正反器K
与三个多工器M
。正反器 K
形成一串列。正反器K[i]，其中0 S i S 3，在时脉信号CLK 的启动后，将输入D的凄t据移位至输出Q。通常，时脉4言号CLK 的启动发生在信号的上升边缘。多工器M[j]具有两个输入1和2, 与一输出3，其中0^jS2。举例而言，当一控制信号SEL切换到 逻辑"1"后，多工器M[j]的连4妄输入l到输出3，如图2A中的点 线所示。相对地，当一控制信号SEL被切换到逻辑"0"后，多工 器M[j]的连接输入2到输出3，如图2C中的点线所示。
参考图2A与2C，正反器K[3]的一输出耦合到多工器M[O]的 输入2。正反器K[2]的一输出耦合到多工器M[1]的输入2。正反器K[O]的一输出耦合至多工器M[2]的输入2。在这个正反器链中央的 两个正反器之间并未插入多工器，也就是说，正反器K[1]的一输出 直接耦合到正反器K[2]的一输入。
参考图2A,控制信号SEL在逻辑'T，，多工器M[j]连接输入l 到输出3。在时脉信号CLK的启动后，在DIN的数据将移位至K[O]， 在K[i]的数据将移位至K[i+1],其中0 ￡ i ^ 2，且在K[3]的数据将 移位到DOUT。如图2B所示，在步骤210，正反器K
初始分别 储存D0、 Dl、 D2和D3。在步骤220,在时脉信号CLK的启动后， 将移位出D3，正反器K
分别储存DIN、 D0、 Dl和D2。在这 个范例中，移位寄存器200的功能如同一FIFO移位寄存器。
参考图2C,控制信号SEL在逻辑"0"，多工器M[j]连接输入 2到输出3。在时月永信号CLK的启动后，正反器K[3]与K[O]内的凝: 据将交换。正反器K[2]与K[l]内的数据也将交换。如图2D所示， 在步骤240，正反器K
初始分别储存D0、 Dl、 D2和D3。在步 骤250，在时脉信号CLK第一次启动后，正反器K
分别储存 D3、 D2、 Dl和D0。在步骤260,控制信号SEL切换回"1"，且 在时脉信号CLK第二次启动后，依序移位数据到右方而首先送出 D0。因而，在此例中移位寄存器200的功能如同一LIFO移位寄存 器。
图3A到3D描述冲艮据本发明第二具体实施例的具有奇数正反 器的双向移位寄存器300。为了描述的目的，双向移位寄存器300 为五位，且包含五个正反器K
与五个多工器M
。正反器 K
与多工器M
的功能与图2A和2C内完全相同。例如，当 一控制信号SEL切换至逻辑"1"时，多工器M[j]连接输入1到输 出3，如图3A点线所示。相对地，当控制信号SEL被切换到逻辑 "0"后，多工器M[j]如图3C中的点线所显示的连接输入2到输出 3。参考图3A与3C,正反器K[4]的一输出耦合到多工器M[O]的 输入2。正反器K[3]的一输出耦合到多工器M[1]的输入2。正反器 K[O]的一输出耦合至多工器M[4]的输入2。正反器K[l]的一输出耦 合到多工器M[3]的一输入2。位在链的中段的正反器K[2]的一输出 耦合到多工器M[2]的输入2。因此，当控制信号SEL在逻辑"0" 时，在时脉信号CLK启动后，反馈在中段正反器K[2]的数据回原 处。
参考图3A,控制信号SEL在逻辑"1"，多工器M[j]连接输入l 到输出3。在时脉信号CLK的启动后，在DIN的数据将移位至K[O], 在K[i]的数据将移位至K[i+1]，其中0 ^ i ^ 3，且在K[4]的数据将 移位到DOUT。如图3B所示，在步骤310，正反器K
初始分别 储存D0、 Dl、 D2、 D3和D4。在步驶《320，在时月永信号CLK的启 动后，将移位送出D4，正反器K
分别储存DIN、 D0、 Dl、 D2 和D3。在这个范例中，移位寄存器300的功能如同一 FIFO移位寄 存器。
参考图3C,控制信号SEL设定在逻辑"0"，多工器M[j]连接 输入2到输出3。在时脉信号CLK的启动后，在正反器K[4]与正反 器K
内的数据将交换。在正反器K[3]与正反器K[l]内的数据也 将交换。而正反器K[2]内的数据不变。如图3D所示，在步骤340， 正反器K
初始分别储存D0、 Dl、 D2、 D3和D4。在步骤350， 在时脉信号CLK的第一次启动后，正反器K
分别储存D4、 D3、 D2、 D1和D0。在步骤360，控制信号SEL切换回'T，，且在时脉 信号CLK的第二次启动后，依序移位凄t据到右方而首先送出D0。 因此在这个范例中，移位寄存器300的功能如同一 LIFO移位寄存 器。
总而言之，本发明通过仅在传统移位寄存器增加多工器与一额 外时脉循环便完成双向移位。在这个额外时脉循环中，先进入的数据与4交晚进入的H据交换，因此，在下一正常移位动作中，先进入 的凄t据将最后净皮移位送出。虽然本发明-f又以四个位与五个位移位寄 存器描述实质内容，本领域^支术人员可轻易将此冲既念扩张至具有^f壬 何位数目的移位寄存器。事实上，增加额外的数据交换时脉循环不
只可应用在LIFO运作模式，通过交换数据的方式，其可用在将数 据组织为任何想要的顺序型态。此外，虽然使用正反器形成移位寄 存器，本领域技术人员将可预期其它种类可在一时脉信号启动时闩 锁数据的数据储存装置也可用来取代正反器。
上述说明提供很多不同具体实施例或执行不同发明特征的具 体实施例。描述特定实施例的组件及程序以帮助理清本发明。当然， 这些仅仅是具体实施例，并不是意图限制描述于权利要求的本发明。
然本领域才支术人员皆应该了解，前述或其它未脱离本发明所揭示精 神下的改变形式和详尽描述皆包含在内。因此本发明并未局限于所 揭露的形式及详细的讨论与说明中，均应包含在附加申请专利范围 所揭示的范围内。
符号说明
双向移位寄存器 200、 300
正反器 K[l]、 K[2]、 K[3]、 K[4]、 K[O]
控制信号 SEL 时月永〗言号 CLK 输入 D 输出 Q 输入 1
10输入 2
输出 3
多工器 M[l]、 M[2]、 M[3]、 M[4]、 M[O]。
权利要求
1. 一种移位寄存器，包含一第一数据储存单元和一第二数据储存单元；一第一多工器，具有一输出耦合到所述第一数据储存单元的一输入；以及一第二多工器，具有一输出耦合到所述第二数据储存单元的一输入；其中所述第一数据储存单元的输出耦合至所述第二多工器的输入，且所述第二数据储存单元的输出耦合至所述第一多工器的输入。
2. 根据权利要求1所述的移位寄存器，其中所述第一数据储存单 元和第二数据储存单元为正反器。
3. 根据权利要求1所述的移位寄存器，其中所述第一数据储存单 元和第二凄t据^賭存单元用以在启动一信号供应时各自闩锁出现在所述输入的数据。
4. 根据权利要求1所述的移位寄存器，其中所述第一多工器和第 二多工器共同由一选择信号控制。
5. 根据权利要求1所述的移位寄存器，还包含一第三数据储存单元，具有一输出耦合至所述第二多工 器的另一输入；一第三多工器，具有一输出耦合至所述第三数据储存单 元的输入、 一第一输入耦合至所述第一数据储存单元的输出、 以及一第二输入耦合至所述第三数据〗诸存单元的输出。
6. 根据权利要求1所述的移位寄存器，还包含一第四数据储存单元和一第五数据储存单元，所述第四 数据储存单元的输出耦合至所述第五数据储存单元的输入；一第四多工器，具有一输出耦合至所述第四数据储存单 元的输入且还具有一输入耦合至所述第五^t据储存单元的输出。
7. —种移位寄存器，包含一第一正反器和一第二正反器；一第一多工器，具有一输出耦合至所述第一正反器的输 入；以及一第二多工器，具有一输出耦合至所述第二正反器的输入；其中所述第一正反器的一输出耦合至所述第二多工器的 输入，且所述第二正反器的一输出耦合至所述第一多工器的输入。
8. 根据权利要求7所述的移位寄存器，其中所述第一正反器和第 二正反器用以在启动一信号供应时各自闩锁出现在所述输入的凄t据。
9. 根据权利要求7所述的移位寄存器，其中所述第一多工器和第 二多工器共同由 一选择信号控制。
10.—种移位寄存器，包含 多个正反器；多个多工器，其输出分别耦合至所述多个正反器的对应 输入；所述多个正反器的一第一正反器，具有一输出耦合至所 述多个多工器的一第一多工器的输入；所述多个正反器的一第二正反器，具有一输出耦合至所 述多个多工器的一第二多工器的输入，其中所述第一多工器的输出耦合至所述第二正反器的输入，且所述第二多工器的输出耦合至所述第一正反器的输入。
全文摘要
本发明涉及一种双向移位寄存器，其包含一第一和第二正反器，一第一多工器具有一输出耦合到第一正反器的一输入，与一第二多工器具有一输出耦合到第二正反器的一输入，其中第一正反器的输出耦合到第二多工器的一输入，第二正反器的一输出耦合到第一多工器的一输入。
文档编号G11C19/00GK101458967SQ20081013602
公开日2009年6月17日 申请日期2008年7月4日 优先权日2007年12月12日
发明者张晴雯, 林士杰, 谢祯辉, 郑玮嘉 申请人:台湾积体电路制造股份有限公司