包括以潜在大切换等待时间为特征的存储器元件的高效数据存储器件的制作方法

包括以潜在大切换等待时间为特征的存储器元件的高效数据存储器件的制作方法
【专利摘要】在本申请中公开的一个示例是电子数据存储器件，其包括存储器元件的一个或多个阵列，每个存储器元件包括：数据存储介质，其通过导致切换的力或梯度向所述数据存储介质的施加而在两个不同的状态之间切换；顶部控制元件和底部控制元件，导致切换的力或梯度通过顶部控制元件和底部控制元件被施加；以及反馈信号。该数据存储器件还包括对接收的数据进行编码的错误控制编码编码器和读/写控制器，读/写控制器通过向存储器元件的所述一个或多个阵列施加导致切换的力直至反馈信号指示写操作已完成或直至导致切换的力或梯度已被施加达最大施加时间而将从错误控制编码编码器接收的已编码数据写入多个存储器元件。
【专利说明】包括以潜在大切换等待时间为特征的存储器元件的高效数据存储器件
【技术领域】
[0001]本申请涉及将数据存储在非线性数据存储材料、包括忆阻数据存储材料中的器件，并且特别地涉及用于改善包括非线性数据存储材料的存储器元件的潜在长切换时间的效果的方法和系统。
【背景技术】
[0002]电子电路元件的尺寸在过去的半个世纪中已经快速地减小。现在在集成电路内以亚微尺度尺寸来制造熟悉的电路元件，包括电阻器、电容器、电感器、二极管以及晶体管，它们曾经是被用手焊接到大尺度电路中的大尺度器件。基于光刻法的半导体制造技术能够产生每平方厘米具有数千万个电路元件的集成电路。电路元件尺寸的稳定减小和集成电路的部件密度的增加已使得能够实现集成电路可以用以操作的时钟速度的快速增加以及集成电路和基于集成电路的电子器件的功能、计算带宽、数据存储容量以及工作效率的巨大增加。
[0003]遗憾的是，正在接近对使用光刻方法制造的集成电路内的部件密度的进一步增加的物理极限。最终，光刻方法受到通过光刻掩膜以对光致抗蚀剂进行定影和蚀刻的辐射波长的约束。此外，随着电路线路和部件的尺寸进一步减小至纳米级尺寸，由于纳米级部件的相对高的电阻而引起的功率损耗和通过隧道的电流泄露正在针对用传统集成电路制造和设计方法来进一步减小部件尺寸和增加部件密度提供挑战。
[0004]对增加电路密度的挑战已产生了纳米级电路和电路元件的设计和制造的全新方法。研究和开发工作目前正被花费在通过纳米级部件的自动组装、纳米级压印及其他相对新的方法来创建极其稠密的纳米级电子电路。另外，已经发现了在纳米级尺寸工作的新型电路元件，包括可以被用作双稳态纳米级存储器元件的忆阻切换材料。遗憾的是，忆阻切换材料及其他候选双稳态存储器元件材料(其以对为了改变材料的状态而施加的施加电压、温度及其他力和梯度的非线性响应为特征)常常展示出相对宽地分布的不对称概率密度函数(“roF”)，其表征存储器元件针对施加切换力或梯度的不同持续时间进行切换的概率。不对称PDF可以以与相比于切换所需的平均时间、可能需要施加力或梯度达到明显更大的时间段以确保切换这一事实相对应的相对长的拖尾为特征。替换地，PDF表征大量存储器元件的切换行为，其中长拖尾对应于与该大量存储器元件中的大多数相比在力或梯度的施加的明显较长持续时间下进行切换的该大量存储器元件中的一小部分。此事实继而引起相对于具有窄分布、对称HF的理论器件的明显减小的操作带宽和/或可靠性，对于其而言，需要施加力或梯度以便确保切换高达对应于最大可容忍比特错误率的概率的时间并不明显大于切换发生的平均施加时间。基于非线性数据存储材料、诸如忆阻材料的存储器件及其他数据存储器件的理论家、设计者和开发者继续寻找改善这些器件中的某些的不对称、宽分布切换时间特性的方法和器件架构。【专利附图】

【附图说明】
[0005]图1A-B图示出以两个稳定电子状态为特征的示例纳米级单比特数据存储器件。
[0006]图2示出了图1A-B中所示的双稳态纳米级电子器件的电流对比电压性质。
[0007]图3A图示出对数正态概率密度函数(“H)F”)。
[0008]图3B示出了用于图3A中所示的对数正态分布PDF的相应累积分布函数(“⑶F”)。
[0009]图4图示出用于改善忆阻存储器元件及其他非线性数据存储材料的切换时间的对数正态分布的效果的两个方法中的第一个。
[0010]图5图示出用以改善用于忆阻存储器元件及其他双稳态数据存储材料的对数正态分布切换时间的效果的第二种方法。
[0011]图6A-B图示出切换脉冲到忆阻存储器元件或其他非线性数据存储材料的施加。
[0012]图7A-F图示出用于将数据写入包括以对数正态分布切换时间为特征的存储器元件的存储器件的六个不同数据写入方法。
[0013]图8图示出双脉冲写方法中的写电压Tavg的施加的总预期时间对第一脉冲的长度T1的相关性。
[0014]图9图示出用于连续写方法的写电压Tavg的施加的预期总累加时间对最大施加时间Tmax的相关性。
[0015]图10提供了示出用于向包括以对数正态分布切换时间为特征的存储器元件的存储器中写入数据的多个不同写方法的比较的表格。
[0016]图11以图表方式图示出来自在图10中提供的表格的第一水平部分的数据。
[0017]图12提供了列出用于针对考虑的读时间(其是τ的各种不同分数)实现预期切换失败概率的多脉冲写方法的最大脉冲数和平均脉冲数的表格。
[0018]图13示出了针对用于未编码双脉冲写方法和已编码双脉冲写方法的写到达间隔时间的预期等待时间的图表。
[0019]图14图示出结合了反馈信号和ECC编码这两者的数据存储器件。
[0020]图15提供了图示出读/写控制器(图14中的1430)的操作的控制流程图。
[0021]图16提供了用于例程“写”(图15中的1506)的控制流程图。
【具体实施方式】
[0022]本申请针对将数据存储在以相对宽和/或不对称的切换时间概率密度函数为特征的存储器元件中的电子数据存储器件。这些类型的存储器元件可展示出明显大于平均切换时间的最坏情况切换时间，这些类型的存储器元件中的许多结合了非线性、双稳态材料，包括忆阻材料。概率分布反映在存储器元件被反复地从第一双稳态状态切换至第二双稳态状态时观察到的切换时间。该概率分布还反映在向大量的存储器元件施加切换电压、电流或其他力或梯度时大量单独存储器元件的所观察到的切换时间。潜在长切换时间对于常规数据存储器件而言导致相对长的切换周期和相应地低的数据存储输入带宽。
[0023]下面在六个小节中讨论本申请所针对的电子数据存储器件:(1)具有不对称分布切换时间的存储器元件的概述；(2)错误控制编码；(3)假定写方法；(4)对各种写方法的分析；(5)对各种写方法的分析的结果；以及(6)本申请所针对的电子数据存储器件的示例。[0024]具有不对称分布切换时间的存储器元件的概述
图1A-B图示出以两个双稳定电子状态为特征的示例纳米级单比特数据存储器件。图1A示出了处于相对高电阻状态的器件且图1B示出了处于相对低电阻状态的器件。电极之间的电介质材料的电阻率能够被以电子方式感测，并且因此图1A-B中所示的两个不同电阻状态能够用来存储单比特的信息。
[0025]图1A-B两者使用相同的图示惯例。在图1A中，电介质材料102被夹在两个导电电极104和106之间。在图1A中示出了覆盖双稳态电介质材料102和在其下面的电极的那些部分。一般地，电极可以是纳米线或其他导电元件，其将纳米级电子器件与其他纳米级电子器件、纳米级电路以及最终的微尺度和大尺度电路电互连。在图1中，将电介质材料102示为具有两个不同部分:(1)低电阻率部分108和较高电阻率部分110。低电阻率部分是耗尽区，作为一个示例，其包括促进电流传导的氧空穴。电介质材料的较高电阻率部分110缺少空穴，并且因此具有未掺杂半导体或电介质物质的传导性。当在向上垂直的方向或z方向上跨电介质材料两端施加足够大量值的电压时，在图1A-B中，能够使氧空穴在如图1B中所示的两个电极之间的电介质材料内重新分布。氧空穴的重新分布导致遍及整体具有相对低的电阻的电介质材料。在相反方向上施加足够大的电压或在图1B中的向上垂直的方向上施加负电压导致迫使空穴将其本身分布得更接近于下电极，如在图1A中那样。
[0026]图2示出了图1A-B中所示的双稳态纳米级电子器件的电流对比电压的性质。具有相对大斜率的那部分1-V曲线202是对应于图1B中所示的纳米级电子器件的低电阻状态的那部分1-V曲线。此曲线的斜率与两个电极之间的电介质材料的电导率成比例且与其电阻率成反比。具有小量值斜率的那部分1-V曲线204对应于图1A中所示的纳米级电子器件的高电阻状态。在电压轴208和电流轴210的原点206处开始，并且假设纳米级电子器件是图1A中所示的高电阻状态，从下电极向上电极的增大的正电压的施加导致跨电介质材料的电流的非常小的增加，如1-V曲线的右侧部分204所表示的，直至施加的正电压接近于电压Vw+ 212为止，在该点处，氧空穴遍及整个电介质或半导电材料快速地重新分布，作为其结果，电流快速地增加，如I;曲线的几乎垂直的部分214所表示的，直至在点216处达到表示低电阻状态的那部分1-V曲线。正电压的进一步增加导致沿着低电阻状态1-V曲线的远右侧部分220的电流的相对大的相应增加，直至达到电压Vd+ 222，在该点处，器件由于作为由通过器件的高电流引起的电阻性加热的结果的过度热量的产生而失灵。一旦达到低电阻状态，在点216处，然后随着跨电极两端施加的电压的减小，遵循向左侧下降回到原点206的低电阻状态1-V曲线202，并且随着电压进一步减小至具有增大的量值的负电压，电流在方向上切换并在量值方面增大至点224，在该点处，氧空穴再次重新分布回到接近于下电极的稠密层，如图1A中所示，从而导致流过器件的电流的量值的快速减小和到点226处的高电阻状态的返回。跨器件两端施加的负电压的量值的进一步增加最终导致电压V1T 230，在该点处器件再次由于电阻性加热而失灵。
[0027]纳米级电子器件从低电阻状态过渡至高电阻状态时的电压被称SVw- 232。选择高电阻状态以表示布尔值“O”并选择低电阻状态以表示布尔值“1”，可以将正电压Vw+的施加视为写I操作，并且可以将负电压vw_的施加视为写O操作。中间量值的电压Vk 236的施加可以用来询问当前存储在纳米级电子器件中的值。当向器件施加电压Vk时，并且当作为结果相对大量值的电流流过器件时，该器件处于低电阻或布尔I状态，但是当相对很小的电流通过器件时，该器件处于布尔O状态。因此，图1A-B和图2中所示的纳米级电子器件可以充当纳米级存储器元件，并且可以采用此类器件的二维或三维阵列作为二维或三维存储器阵列。
[0028]虽然本示例和随后的示例以可以根据跨器件两端施加的电压的历史而具有两个不同稳定电子状态中的任一个的双稳态材料为特征，但在各种应用中还可以使用具有三个或更多稳定状态的器件。例如，具有三个稳定状态的器件可以存储以3数字为基础的系统的三个不同值或“2”中的一个，或者可以将三态器件的三个稳定状态中的两个用于存储比特值，其中未分配的状态提供与存储信息的状态的进一步分离。在许多情况下，施加电压以改变双稳态存储器元件的状态。然而，可通过其他力和/或梯度/包括用于基于相变材料的器件的温度的施加对其他类型的双稳态材料进行切换。其他类型的器件可以以除电阻状态之外的状态类型为特征。
[0029]上文所讨论的图2提供了忆阻器切换的一种理想化描述。然而，忆阻存储器元件以及在施加的电压或其他力或梯度下展示出非线性特性的其他类型的存储器元件并未相对于时间均匀地从一个双稳态切换至另一个，而是替代地，如许多其他物理现象一样，展示出概率分布的切换时间。作为一个示例，某些忆阻存储器元件展示出可以用对数正态概率分布来建模的切换时间。图3A图示出对数正态概率密度函数(“TOF”)。在图3A中，竖直轴302表示特定忆阻存储器元件相对于施加力或梯度的起始时间在时间t进行切换的概率密度，或者换言之，该时间t等于被用来将忆阻存储器元件从第一状态切换至第二状态的力或梯度的施加期间器件的切换时间tsw。在图3A中，水平轴304表示时间t，其中原点对应于发起力或梯度的施加时的时间t = O。对于图3A中所示的假定对数正态分布而言，平均切换时间t是1.0，其中，诸如纳秒、微秒或毫秒之类的时间单位取决于特定忆阻材料且与当前的讨论无关。在正态概率分布或高斯分布中，概率密度函数的峰值与随机变量的平均值一致。然而，如在图3A中可以看到的，对数正态分布的概率密度函数的峰值306针对独立变量t向平均值的左侧移位。PDF是不对称的，不同于正态或高斯HF，并且以延伸的右侧拖尾308为特征，其对应于这样的事实，即存在被施加电压或其他力或梯度的特定忆阻存储器元件的实际切换时间可能实际发生在明显大于平均或中值切换时间的时间的显著概率。
[0030]对于包括存储器的许多类型的电子器件而言，商业应用要求极低的错误率。结果，为了确保在写电压到存储器的特定施加期间被写入的存储器元件的足够部分确实进行切换，可能需要向存储器施加写电压达到为用于存储器元件的平均切换时间的持续时间的许多倍的持续时间，或者换言之达到使得对于归一化PDF而言在O与施加时间之间的PDF下面的面积接近于1.0且在施加持续时间右侧的PDF下面的面积接近于O的持续时间。图3B示出了用于图3A中所示的对数正态分布PDF的相应累积分布函数(“⑶F”)。竖直轴314表示忆阻存储器元件的切换时间tsw小于或等于时间t的概率，并且水平轴表示时间t。CDF展示出到水平短划线的相对延伸的浅接近310，该水平短划线表示对应于TOF的延伸的右侧拖尾的1.0的概率。
[0031]下面提供了对忆阻存储器元件的PDF进行建模的适当表达式:
【权利要求】
1.一种数据存储器件，包括: 存储器元件的一个或多个阵列，每个存储器元件包括 数据存储介质，其通过导致切换的力或梯度向所述数据存储介质的施加而在至少两个不同的状态之间切换， 顶部控制元件和底部控制元件，所述导致切换的力或梯度通过所述顶部控制元件和底部控制元件被施加，以及 反馈信号； 错误控制编码编码器，其对接收的数据进行编码；以及 读/写控制器，其通过向存储器元件的所述一个或多个阵列施加导致切换的力或梯度直至反馈信号指示写操作已完成或直至导致切换的力或梯度已被施加达最大施加时间而将从所述错误控制编码编码器接收到的已编码数据写入多个存储器元件。
2.权利要求1的数据存储器件，其中，所述存储器元件的特征在于对数正态分布的切换时间。
3.权利要求1的数据存储器件，其中，所述最大施加时间短于将针对未编码写操作提供指定的比特错误率的时间。
4.权利要求3的数据存储器件，还包括将由所述读/写控制器从存储器元件的所述一个或多个阵列读取的数据解码的错误控制编码解码器。
5.权利要求1的数据存 储器件，其中，所述数据存储介质是当跨所述数据存储介质两端施加导致切换的电压时在第一电阻率状态与第二电阻率状态之间切换的忆阻材料。
6.一种用于向包括存储器元件的一个或多个阵列的数据存储器件写入数据的方法，每个存储器元件包括材料、顶部控制元件和底部控制元件以及反馈信号，其中所述材料通过导致切换的力或梯度向所述材料的施加而在至少两个不同的状态之间进行切换、所述导致切换的力或梯度通过所述顶部控制元件和底部控制元件被施加，该方法包括: 由错误控制编码控制器对数据进行编码；以及 通过向存储器元件的所述一个或多个阵列施加所述导致切换的力或梯度直至反馈信号指示写操作已完成或者直到所述导致切换的力或梯度已被施加达最大施加时间，来将已编码数据写入多个存储器元件。
7.权利要求6的方法,还包括将所述最大施加时间选择成短于最小施加时间,该最小施加时间被计算为确保用于向所述一个或多个阵列写入未编码数据的指定的比特错误率，但将所述最大施加时间选择成足够长以使得当随后从所述一个或多个阵列读取所述数据并由错误控制编码解码器解码时、用于向所述数据存储器件写入数据和从所述数据存储器件读回数据的总比特错误率小于或等于所述指定的比特错误率，该解码器校正从所述一个或多个阵列读取的数据中的多达一定数目的比特错误。
8.权利要求6的方法，其中，所述数据存储介质是当跨所述数据存储介质两端施加导致切换的电压时在第一电阻率状态与第二电阻率状态之间进行切换的忆阻材料。
9.权利要求6的方法，其中，所述存储器元件的特征在于对数正态分布的切换时间。
10.权利要求6的方法，其中，在连续地监视所述反馈信号的同时连续地向存储器元件的所述一个或多个阵列施加所述导致切换的力或梯度。
11.权利要求6的方法，其中，在离散的间隔期间向存储器元件的所述一个或多个阵列施加所述导致切换的力或梯度，在所述离散的间隔之间使用所述反馈信号来确定数据是否已被成功地写入。
12.—种数据存储器件，包括: 存储器元件的一个或多个阵列，每个存储器元件包括 数据存储介质，其通过导致切换的力或梯度向所述数据存储介质的施加而在至少两个不同的状态之间切换，以及 顶部控制元件和底部控制元件，所述导致切换的力或梯度通过所述顶部控制元件和所述底部控制元件被施加； 错误控制编码编码器，其对接收的数据进行编码；以及 读/写控制器，其通过以下操作来将从所述错误控制编码编码器接收到的已编码数据写入多个存储器元件:在多个脉冲中向存储器元件的所述一个或多个阵列施加所述导致切换的力或梯度，通过读操作来验证在每个脉冲后写操作已经成功，直至写操作已经完成或者直至已经施加了最大数目的脉冲。
13.权利要求1的数据存储器件，其中，所述存储器元件的特征在于对数正态分布的切换时间。
14.权利要求1的数据存储器件，其中，在多个脉冲上的导致切换的力或梯度的累积施加时间短于将针对未编码写操作提供指定的比特错误率的时间。
15.权利要求3的数据存储器件，还包括将由所述读/写控制器从存储器元件的所述一个或多个阵列读取的数据解 码的错误控制编码解码器。
【文档编号】G11C7/10GK103703513SQ201180072605
【公开日】2014年4月2日 申请日期:2011年7月27日 优先权日:2011年7月27日
【发明者】E.奥尔登特利奇, G.塞鲁西 申请人:惠普发展公司，有限责任合伙企业