列修复电路的制作方法

列修复电路相关申请的交叉引用本申请要求2012年5月25日向韩国知识产权局提交的申请号为10-2012-0056120的韩国专利申请的优先权，其全部内容通过引用合并于此。技术领域本发明涉及一种半导体电路，更具体而言，涉及一种列修复电路。

背景技术：
一般地，半导体存储装置包括多个存储区块（mat），并且每个存储区块包括若干个存储器单元。所述若干个存储器单元的任何一个中的故障可能引起半导体存储装置发生故障，这可能导致整个半导体存储装置被视为缺陷产品而丢弃。因此，使用修复电路以利用冗余电路中包括的单元来替换故障的存储器单元。当存储器单元中发生故障时，修复电路提前识别出故障的存储器单元，并且当需要访问相应的存储器单元时，修复电路利用冗余电路中包括的单元来替换所述存储器单元。这里，冗余电路是指单独预备的备用存储器单元组。可以使用各种方法利用冗余存储器单元来替换故障的存储器单元。这样的方法可以包括以行来替换存储器单元、以列来替换存储器单元、以及以存储器单元来替换存储器单元。一般使用的方法是以与位线相对应的列来替换存储器单元。在这种方法中，当存储区块的存储器单元中发生故障时，切断熔丝以用冗余列来替换包括故障存储器单元的列。上述列修复方法的有利之处在于可以利用存储区块的列地址来修复存储器单元。然而，当多个存储区块的存储器单元中一致地发生故障时，必须切断所有相应存储区块的熔丝。此外，即使在存储区块的一部分中发生存储器单元故障，也必须切断所有相应存储区块的熔丝。因而，可能需要不必要的修复时间，并且过多的熔丝切断可能降低半导体装置的可靠性。

技术实现要素：
在本发明的一个实施例中，提供一种半导体存储装置的列修复电路，所述半导体存储装置包括多个存储区块，并且执行列修复操作以替换存储区块中提供的多个存储器单元之中的故障单元。列修复电路包括被配置成执行列修复操作的两个或更多个熔丝单元。熔丝单元中的每个包括多个熔丝，并且以m个存储区块与一个熔丝相对应且n个存储区块与另一个熔丝相对应的方式来配置，其中，m和n是大于或等于1的自然数并且彼此不同。在本发明的一个实施例中，一种列修复电路包括组合存储区块地址发生单元和至少两个熔丝单元。组合存储区块地址发生单元被配置成接收存储区块地址、根据将接收到的存储区块地址以相邻的地址进行组合并且将组合结果以相邻的值再次进行组合的方法来执行一个或更多个组合步骤、以及输出接收到的存储区块地址和相应的组合步骤的组合结果作为相应步骤的组合存储区块地址。两个或更多个熔丝单元中的每个包括基于列地址的相应比特的与组合存储区块地址相对应的多个熔丝，并且被配置成根据与选中的组合存储区块地址相对应的熔丝是否被切断来用冗余列替换输入的列地址的相应列，其中，熔丝单元中的每个接收在上述方法的任何一个步骤中输出的组合存储区块地址。在本发明的一个实施例中，一种列修复电路包括组合存储区块地址发生单元和至少两个熔丝单元。组合存储区块地址发生单元被配置成接收x个存储区块地址，根据将接收到的x个存储区块地址以相邻的地址进行组合并将组合结果以相邻的值再次进行组合的方法来执行多个组合步骤，以及输出x个存储区块地址、x/2个组合结果、x/4个组合结果以及x/8个组合结果作为相应步骤的组合存储区块地址。两个或更多个熔丝单元中的每个包括基于列地址的相应比特的与组合存储区块地址相对应的多个熔丝，并且被配置成根据与选中的组合存储区块地址相对应的熔丝是否被切断来用冗余的列替换输入的列地址的相应列，其中，熔丝单元中的每个接收在上述方法的任何一个步骤中输出的组合存储区块地址。附图说明结合附图描述本发明的特点、方面和实施例，其中：图1是根据本发明的一个实施例的列修复电路的框图，图2是图1的第一熔丝单元的框图，图3是图2的第一熔丝组的电路图，图4示出根据本发明的一个实施例的列修复操作，图5是根据本发明的一个实施例的列修复电路的框图，图6是图5的组合存储区块地址发生单元的电路图，图7是可以被额外地包括在图5的组合存储区块地址发生单元中的组合存储区块地址选择单元的电路图，图8A和图8B分别是图5的第一熔丝单元和第二熔丝单元的框图，图9A和图9B分别是图8A和图8B的第一熔丝组的电路图，以及图10示出根据本发明的一个实施例的列修复操作。具体实施方式在下文中，将通过各种实施例参照附图详细地描述本发明的列修复电路。图1是根据本发明的一个实施例的列修复电路的框图。图1中所示的列修复电路包括组合存储区块地址发生单元1和熔丝单元2。组合存储区块地址发生单元1被配置成接收存储区块地址MATADD<0~15>、将接收到的地址以相邻的地址进行组合、以及输出组合的地址作为组合存储区块地址MAT<0~7>。图1示出以下情况：接收到的存储区块地址MATADD<0~15>包括16个地址，其中将两个相邻的地址进行组合以输出八个组合存储区块地址MAT<0~7>。组合存储区块地址发生单元1不局限于本发明的本实施例，而是可以接收不同数目的存储区块地址MATADD，并且通过将接收到的存储区块地址以多个地址进行组合来输出不同数目的组合存储区块地址MAT。熔丝单元2包括第一熔丝单元20至第四熔丝单元50，所述第一熔丝单元20至第四熔丝单元50被配置成接收组合存储区块地址MAT<0~7>和列地址YADD<2:9>以分别产生冗余列使能信号REN1至REN4。列地址YADD<2:9>是未被编码的码信号。熔丝单元2可以包括与每个列地址相对应的熔丝。在本发明的本实施例中，为了执行修复操作，熔丝单元2可以包括与列地址的每个比特相对应的熔丝。根据本发明的本实施例，提供了与8比特的列地址YADD<2:9>的相应比特相对应的熔丝组（未示出）以修复256个列。仅利用一个熔丝单元难以修复所有的列。因此，考虑到诸如熔丝单元的可用面积以及修复良率这样的因素，可以包括有效数目的熔丝单元20至50。组合存储区块地址发生单元1接收存储区块地址MATADD<0~15>、将接收到的存储区块地址MATADD<0~15>以相邻的地址进行组合、以及输出组合结果作为存储区块地址MAT<0~7>。接收到的存储区块地址MATADD<0~15>被分成多个组，每个组包括相邻的地址。当选中一个组的地址中的任何一个时，与选中的地址相对应的组合存储区块地址被选中并且输出到熔丝单元2。参见图1，组合存储区块地址发生单元1接收16个存储区块地址MATADD<0~15>，并且将接收到的存储区块地址MATADD<0~15>分成八个组，每个组包括两个相邻的地址。例如，存储区块地址MATADD<0>和MATADD<1>可以被组合并输出，存储区块地址MATADD<2>和MATADD<3>可以被组合并输出。以这种方式，产生八个组合存储区块地址MAT<0~7>。当选中存储区块地址MATADD<0>和MATADD<1>中的任何一个时，相应的组合存储区块地址MAT<0>可以被选中并输出，当选中存储区块地址MATADD<2>和MATADD<3>中的任何一个时，相应的组合存储区块地址MAT<1>可以被选中并输出。以这种方式，控制对八个组合存储区块地址MAT<0~7>的选择。在本发明的本实施例中，组合存储区块地址MAT是通过将存储区块地址以两个相邻的地址进行组合来产生的。然而，可以通过将存储区块地址以两个或更多个地址进行组合来产生组合存储区块地址MAT。熔丝单元2的第一熔丝单元20至第四熔丝单元50中的每个包括根据在相应的存储器单元中是否发生故障而被切断的熔丝。熔丝单元2判定是否修复由组合存储区块地址MAT<0~7>和根据是否切断熔丝而选中的列地址YADD<2:9>所指定的列。图2是第一熔丝单元20的框图。对第一熔丝单元20的配置的详细描述也可以应用于第二熔丝单元30至第四熔丝单元50。第一熔丝单元20包括第一熔丝组21至第八熔丝组28以及比较器29。第一熔丝组21至第八熔丝组28的数目与列地址YADD<2:9>的比特数相对应。熔丝组21至28中的每个包括与组合存储区块地址MAT<0~7>的数目相对应的多个熔丝。例如，参见图3，第一熔丝组21包括分配给第一列地址比特YADD<2>的多个熔丝FUSE1至FUSE8。熔丝FUSE1至FUSE8与多个晶体管N1至N8连接以分别接收组合存储区块地址MAT<0~7>。根据熔丝FUSE1至FUSE8是否被切断，确定第一熔丝信号YFUSE<2>的状态。当熔丝都未被切断时，无论组合存储区块地址MAT<0~7>中的哪一个被选中，都输出去激活的第一熔丝信号YFUSE<2>。另一方面，当组合存储区块地址MAT<0~7>中的任何一个被选中并且与选中的地址相对应的熔丝被切断时，输出激活的第一熔丝信号YFUSE<2>。第二熔丝组22至第八熔丝组28包括分别分配给第二至第八列地址比特YADD<3:9>的多个熔丝，并且以与第一熔丝组21相似的方式来操作，以输出第二至第八熔丝信号YFUSE<3~9>。比较器29被配置成接收列地址YADD<2:9>、将接收到的列地址YADD<2:9>与第一至第八熔丝信号YFUSE<2~9>进行比较、以及输出第一冗余列使能信号REN1。当第一至第八熔丝信号YFUSE<2~9>与输入的列地址YADD<2:9>相匹配时，第一冗余列使能信号REN1被激活。当第一冗余列使能信号REN1被激活时，可以用冗余列来替换与选中的组合存储区块地址相对应的两个存储区块的列。相似地，当第二冗余列使能信号REN2至第四冗余列使能信号REN4根据上述方式被激活时，可以用冗余列来替换与选中的组合存储区块地址相对应的两个存储区块的列。图4示出根据本发明的一个实施例的列修复操作。图4示出在第一、第三、第四以及第八存储区块的主单元区的特定单元中发生故障的情况。根据本发明的本实施例，将两个存储区块地址进行组合以执行列修复操作。尽管故障发生在属于第一存储区块的存储单元中，但是利用冗余列来替换第一存储区块和第二存储区块的相应列。当在第三存储区块和第四存储区块的相同列中发生故障时，与在一个存储区块中执行修复操作相比，修复操作可以执行得更加有效。然而，当由于诸如制造环境污染这样的原因而引起在所有存储区块中都发生列故障时，必须切断与这些存储区块相对应的所有熔丝，这就修复时间和可靠性而言是低效的。为了消除低效，修复操作可以被设定成仅通过共同地修复多个存储区块来执行。于是就修复操作而言可以调节低效。图5是根据本发明的一个实施例的列修复电路的框图，示出用于解决上述问题的配置。图5中所示的修复电路包括组合存储区块地址发生单元1_1和熔丝单元2_1。组合存储区块地址发生单元1_1被配置成接收存储区块地址MATADD<0~15>，以及根据将接收到的存储区块地址MATADD<0~15>以相邻的地址进行组合、并且将组合结果以相邻的值再次进行组合的方法来执行一个或更多个组合步骤。组合存储区块地址发生单元1_1将接收到的存储区块地址MATADD<0~15>和上述步骤的组合结果输出，分别作为第一至第四组合存储区块地址MAT_16<0~15>、MAT_8<0~7>、MAT_4<0~3>以及MAT_2<0~1>。图5示出接收到的存储区块地址MATADD<0~15>包括16个地址并且在每个步骤中将每两个相邻的地址进行组合的情况，但是本发明不局限于此。例如，组合存储区块地址发生单元1_1可以接收不同数目的存储区块地址MATADD、将接收到的存储区块地址MATADD以多个地址进行组合、以及输出不同的组合存储区块地址MAT。熔丝单元2_1包括第一熔丝单元200至第四熔丝单元500。第一熔丝单元200至第四熔丝单元500被配置成接收列地址YADD<2:9>和第一至第四组合存储区块地址MAT_16<0~15>、MAT_8<0~7>、MAT_4<0~3>以及MAT_2<0~1>，以分别产生冗余列使能信号REN1至REN4。根据本发明的本实施例，第一熔丝单元200接收第一组合存储区块地址MAT_16<0~15>并且对一个存储区块执行列修复操作。第二熔丝单元300接收第二组合存储区块地址MAT_8<0~7>并且对两个存储区块执行列修复操作。第三熔丝单元400接收第三组合存储区块地址MAT_4<0~3>并且对四个存储区块执行列修复操作。第四熔丝单元500接收第四组合存储区块地址MAT_2<0~1>并且对八个存储区块执行列修复操作。图6是组合存储区块地址发生单元1_1的电路图。在图6中，为了便于描述，将组合存储区块地址发生单元1_1分成第一地址组合单元1_11和第二地址组合单元1_12。第一地址组合单元1_11和第二地址组合单元1_12具有相似的配置，并且将组合16个存储区块地址MATADD<0~15>的过程分成两部分。在下文中，将描述第一地址组合单元1_11的详细配置。该描述可以应用于第二地址组合单元1_12。第一地址组合单元1_11包括八个缓冲器部1A至8A、四个第一组合部1B至4B、两个第二组合部1C和2C、以及一个第三组合部1D。缓冲器部1A至8A被配置成缓冲八个存储区块地址MATADD<0~7>以输出被缓冲的地址作为第一组合存储区块地址MAT_16<0~7>。缓冲器部1A至8A分别包括反相器IV1至IV8和缓冲器级BUF1至BUF8，以缓冲八个存储区块地址MATADD<0~7>。第一组合部1B至4B被配置成将八个第一组合存储区块地址MAT_16<0~7>分成两个相邻的地址，并且在每两个相邻的地址中的任何一个被选中时选择四个第二组合存储区块地址MAT_8<0~3>之中的相应的第二组合存储区块地址。第一组合部1B至4B分别包括与非门ND1至ND4和缓冲器级BUF9至BUF12。与非门ND1至ND4被配置成接收反相的存储区块地址MATADD<0~7>之中的两个相邻的地址，缓冲器级BUF9至BUF12被配置成分别缓冲与非门ND1至ND4的输出。第二组合部1C和2C被配置成将四个第二组合存储区块地址MAT_8<0~3>分成两个相邻的地址，以在每两个相邻的地址中的任何一个被选中时选择两个第三组合存储区块地址MAT_4<0~1>之中的相应的第三组合存储区块地址。第二组合部1C和2C分别包括或非门NR1和NR2以及缓冲器级BUF13和BUF14。或非门NR1和NR2被配置成接收与非门ND1至ND4的输出信号之中的两个相邻的输出信号，缓冲器级BUF13和BUF14被配置成分别缓冲或非门NR1和NR2的输出。第三组合部1D被配置成在两个第三组合存储区块地址MAT_4<0~1>中的任何一个被选中时选择并输出第四组合存储区块地址MAT_2<0>。第三组合部1D包括与非门ND5，所述与非门ND5被配置成接收或非门NR1和NR2的输出信号。第一地址组合单元1_11接收八个存储区块地址MATADD<0~7>，并且产生八个第一组合存储区块地址MAT_16<0~7>、四个第二组合存储区块地址MAT_8<0~3>、两个第三组合存储区块地址MAT_4<0~1>、以及一个第四组合存储区块地址MAT_2<0>。相似地，第二地址组合单元1_12接收其他的八个存储区块地址MATADD<8~15>，并且产生其他的八个第一组合存储区块地址MAT_16<8~15>、其他的四个第二组合存储区块地址MAT_8<4~7>、其他的两个第三组合存储区块地址MAT_4<2~3>、以及另一个第四组合存储区块地址MAT_2<1>。组合存储区块地址发生单元可以额外地包括组合存储区块地址选择单元，所述组合存储区块地址选择单元被配置成根据要在冗余电路中包括的熔丝的数目来输出第三组合存储区块地址MAT_4<0~3>而不输出第四组合存储区块地址MAT_2<0~1>。例如，现有的冗余电路包括256个熔丝。然而，在本发明的本实施例中，当采用上述方式将地址进行组合并输出时需要240个熔丝。因此，当要使用256个熔丝时，可以输出第三组合存储区块地址MAT_4<0~3>而不输出第四组合存储区块地址MAT_2<0~1>。图7是组合存储区块地址选择单元1_13的电路图，所述组合存储区块地址选择单元1_13可以被额外地包括在组合存储区块地址发生单元中。组合存储区块地址选择单元1_13包括熔丝FUSE9、第一选择器1_13a以及第二选择器1_13b。熔丝FUSE9是否被切断是根据初始设定来确定的。因此，第三组合存储区块地址MAT_4或第四组合存储区块地址MAT_2被选中。选择信号SEL根据熔丝FUSE9是否被切断来确定。选择器1_13a和1_13b被提供用于相应的地址，并且每个包括两个通过门PG1和PG2或PG3和PG4，以及一个反相器IV9或IV10。以下将描述第一选择器1_13a的操作。当选择信号SEL根据熔丝FUSE9是否被切断而被去激活时，第一通过门PG1导通以输出第三组合存储区块地址MAT_4<0>。另一方面，当选择信号SEL根据熔丝FUSE9是否被切断而被激活时，第二通过门PG2导通以输出第四组合存储区块地址MAT_2<0>。第二选择器1_13b的操作以相似的方式执行。图8A和图8B分别是第一熔丝单元200和第二熔丝单元300的框图。第三熔丝单元400和第四熔丝单元500可以采用与参照图8A和图8B描述的相似方式来配置。图8A和图8B的第一熔丝单元200和第二熔丝单元300可以采用与图2的第一熔丝单元20相似的方式来配置和操作。第一熔丝单元200和第二熔丝单元300分别包括第一至第八熔丝组210至280和310至380，以及比较器290和390。第一至第八熔丝组210至280和310至380的数目与列地址YADD<2:9>的比特数相对应。第一熔丝单元200中包括的熔丝组210至280中的每个包括与第一组合存储区块地址MAT_16<0~15>的数目相对应的多个熔丝。例如，参见图9A，第一熔丝单元200的第一熔丝组210包括为第一列地址比特YADD<2>分配的多个熔丝FUSE10至FUSE25。熔丝FUSE10至FUSE25与16个晶体管N9至N24连接，以分别接收第一组合存储区块地址MAT_16<0~15>。第一熔丝信号YFUSE_16<2>的状态根据熔丝FUSE10至FUSE25是否被切断来确定。当熔丝都未被切断时，无论第一组合存储区块地址MAT_16<0~15>中的哪一个被选中，都输出去激活的第一熔丝信号YFUSE_16<2>。另一方面，当第一组合存储区块地址MAT_16<0~15>中的任何一个被选中并且与选中的地址相对应的熔丝被切断时，输出激活的第一熔丝信号YFUSE_16<2>。第二至第八熔丝组220至280包括为第二至第八列地址比特YADD<3:9>分配的多个熔丝，并且以与第一熔丝组210相似的方式来操作，以分别输出第二至第八熔丝信号YFUSE_16<3~9>。比较器290被配置成接收列地址YADD<2:9>、将列地址YADD<2:9>与第一至第八熔丝信号YFUSE_16<2~9>进行比较、以及输出第一冗余列使能信号REN1。当第一至第八熔丝信号YFUSE_16<2~9>与输入的列地址YADD<2:9>相匹配时，第一冗余列使能信号REN1被激活。当第一冗余列使能信号REN1被激活时，可以用冗余列来替换与选中的第一组合存储区块地址相对应的存储区块的列。相似地，第二熔丝单元300中包括的熔丝组310至380中的每个包括与第二组合存储区块地址MAT_8<0~7>的数目相对应的多个熔丝。例如，参见图9B，第二熔丝单元300的第一熔丝组310包括为第一列地址比特YADD<2>分配的多个熔丝FUSE26至FUSE33。熔丝FUSE26至FUSE33分别与八个晶体管N25至N32连接以接收第二组合存储区块地址MAT_8<0~7>。第一熔丝信号YFUSE_8<2>的状态根据熔丝FUSE26至FUSE33是否被切断来确定。当熔丝都未被切断时，无论第二组合存储区块地址MAT_8<0~7>中的哪一个被选中，都输出去激活的第一熔丝信号YFUSE_8<2>。另一方面，当第二组合存储区块地址MAT_8<0~7>中的任何一个被选中并且与选中的地址相对应的熔丝被切断时，输出激活的第一熔丝信号YFUSE_8<2>。第二熔丝组320至第八熔丝组380包括为第二至第八列地址比特YADD<3:9>分配的多个熔丝，并且以与第一熔丝组310相似的方式来操作，以输出第二至第八熔丝信号YFUSE_8<3~9>。比较器390被配置成接收列地址YADD<2:9>、将列地址YADD<2:9>与第一至第八熔丝信号YFUSE_8<2~9>进行比较、以及输出第二冗余列使能信号REN2。当第一至第八熔丝信号YFUSE_8<2~9>与输入的列地址YADD<2:9>相匹配时，第二冗余列使能信号REN2被激活。当第二冗余列使能信号REN2被激活时，可以用冗余列来替换与选中的第二组合存储区块地址相对应的两个存储区块的列。第三熔丝单元400和第四熔丝单元500中包括的熔丝组（未示出）也可以分别包括与第三组合存储区块地址MAT_4<0~3>和第四组合存储区块地址MAT_2<0~1>的数目相对应的多个熔丝。根据上述操作，第三熔丝单元400激活第三冗余列使能信号REN3，第四熔丝单元500激活第四冗余列使能信号REN4。当第三冗余列使能信号REN3被激活时，可以用冗余列来替换与选中的第三组合存储区块地址相对应的四个存储区块的列。当第四冗余列使能信号REN4被激活时，可以用冗余列来替换与选中的第四组合存储区块地址相对应的八个存储区块的列。图10示出根据本发明的一个实施例的列修复操作。在主单元区中，由于诸如工艺环境污染这样的因素，可能在单个列的存储器单元中发生故障，或者在整个存储区块中发生列故障。根据本发明的一个实施例，当在第七存储区块中发生单个存储器单元故障时，第一熔丝单元200可以激活第一冗余列使能信号REN1以用冗余列来替换单个列。当在第一至第八存储区块中发生列故障时，第四熔丝单元500可以激活第四冗余列使能信号REN4以用冗余列来替换八个存储区块的列。当在第五和第六存储区块中发生列故障时，第二熔丝单元300可以激活第二冗余列使能信号REN2以用冗余列来替换两个存储区块的列。当在第二存储区块和第三存储区块中发生列故障时，第三熔丝单元400可以激活第三冗余列使能信号REN3以用冗余列来替换四个存储区块的列。尽管以上已经描述了某些实施例，但是本领域技术人员将理解的是，描述的实施例仅仅是示例性的。因此，不应当基于描述的实施例来限制本文描述的列修复电路。确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的列修复电路。