扫描驱动电路与阵列基板的制作方法

本发明涉及显示器领域，尤其涉及显示器图像显示扫描驱动领域。

背景技术：

为解决显示器视角色差(color washout)的问题，将一个像素划分为两个子像素，即一个主像素，一个次像素，利用两像素的驱动电压不同，组成不同的光学特性来达到改善视角色差的目的。此架构的像素结构的驱动方式主要利用不同的数据线在同一个扫描周期的不同时间提供主像素与次像素不同的驱动电压(图像数据电压)，此像素结构可称为1G2D(1Gate 2dots)。但是前述1G2D像素架构的扫描驱动电路(Scan Driver/Gate Driver)输出的扫描信号无法灵活调整两个子像素接收驱动电压的时间，使得此类架构的扫描驱动电路结构复杂。

技术实现要素：

为解决前述技术问题，本发明提供一种结构简单的扫描驱动电路。

进一步地，本发明还提供具有前述扫描驱动电路的阵列基板与显示面板。

一种扫描驱动电路，包括依次相互级联的n个扫描驱动单元，每一个扫描驱动单元至少包括启动触发端、扫描信号输出端与多个时钟信号端，其中，处于第i级的扫描驱动单元的启动触发端与第i-1级的扫描信号输出端电性连接，扫描信号输出端用于输出扫描信号且与第i+1的启动触发端电性连接，每一个扫描驱动单元包括：与所述启动触发端电性连接输入单元；及与所述扫描信号输出端电性连接的输出单元。其中，所述输入单元用于接收所述启动触发信号并将其传输至所述输出单元，并控制所述输出单元处于扫描状态。所述扫描驱动单元还包括具有多个以二极管方式连接的晶体管的扫描信号调制单元，多个所述晶体管连接于多个所述时钟信号端并依据多个时钟信号输出时钟调制信号，所述输出单元在处于扫描状态时对应所述时钟调制信号自所述扫描信号输出端输出扫描驱动信号，所述扫描信号包括两个间隔所述预定时间段的子扫描信号，两个所述子扫描信号用于控制在一个扫描周期内的一个像素单元接收图像信号，所述像素单元包括两个子像素单元，n为大于1的自然数，i为小于n的自然数。

一种阵列基板，所述阵列基板包括第一区域与第二区域，其中，所述第一区域包括2n条扫描线以及与所述扫描线电性连接的多个像素单元，所述2n条扫描线相互平行且绝缘依次排列。所述第二区域设置有前述的扫描驱动电路，每一个扫描驱动单元电性连接一条扫描线以输出所述扫描信号至与所述扫描线点电性连接的所述像素单元，以控制所述像素单元接收待显示图像信号，其中，两个所述扫描驱动电路设置于所述2n条扫描线的相对两端，任意相邻的两条扫描线分别与相对设置的两个所述扫描驱动单元电性连接，其中，所述扫描驱动电路与所述像素单元采用相同的制程形成。

相较于现有技术，扫描驱动电路通过至少两个二极管方式连接的晶体管调节扫描信号的波形，使其能够灵活、稳定地针对一个像素单元中的两个子像素进行扫描线，使其在不同时间段内接收待显示的图像数据电压从而进行图像显示。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例所述的显示装置的立体结构图。

图2为图1所示显示面板中阵列基板的平面结构示意图。

图3为如图2所示一个像素单元与数据线、扫描线的电性连接结构示意图。

图4为如图2所示显示面板中扫描驱动电路与扫描线的连接示意图。

图5为如图4所示扫描驱动电路中任意一个扫描驱动单元SDn的具体地电路结构示意图。

图6为如图3-5所示显示面板中扫描驱动电路中扫描驱动单元SDn的工作时序图。

图7为本发明一变更实施例扫描驱动单元SDi的电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明一实施例中所述的显示装置立体结构示意图。如图1所示，显示装置10包括显示器面板11与光学模组(未标示)，其中，显示面板11包括图像用显示区11a与非显示区11b。显示区11a用作图像显示，非显示区11b环绕设置于显示区11a周围，非显示区11b为非出光区域，并不用作图像显示。其中，显示面板11还包括有阵列基板11c与对向基板11d，以及夹设于阵列基板11c与对向基板11d的液晶层11e。本实施例中，显示装置10以及显示面板11以液晶作为显示介质。当然，在本发明其他变更实施例中，显示装置10与显示面板11也可以有机发光半导体材料(Organic Electroluminescence Diode，OLED)作为显示介质，并不以此为限。

请参阅图2，其为图1所示显示面板11中阵列基板11c的平面结构示意图。如图2所示，阵列基板11c中对应图像显示区11a的第一区域(未标示)包括多个呈矩阵排列的2m*2n像素单元(Pixel)110、2m条(Data Line)数据线(Scan Line)120以及2n条扫描线130，m、n为大于1的自然数。其中，该多条数据线120沿第一方向Y间隔第一预定距离相互绝缘且平行排列，该多条扫描线130沿第二方向X亦间隔第二预定距离相互绝缘且平行排列，并且所该多条扫描线130与该多条数据线120相互绝缘，所述第一方向X与第二方向Y相互垂直。为便于说明，所述2m条数据线120分别定义为D1、D2、……，D2m-1、D2m；所述2n条扫描线130分别定义为G1、G2、……，G2n-1、G2n。多个所述像素单元110分别位于该多条数据线120、扫描线130构成的矩阵中，并且与对应的其中数据线120以及扫描线130电性连接。

对应显示面板11的非显示区11b，显示装置10进一步包括的用于驱动像素矩阵110进行图像显示的控制电路101、数据驱动电路(Data Driver)102以及扫描驱动电路(Scan Driver)103设置于阵列基板11c的第二区域(未标示)。其中，数据驱动电路102与该多条数据线120电性连接，用于将待显示用的图像数据通过该多条数据线120以数据电压的形式传输至该多个像素单元110。扫描驱动电路103用于与该多条扫描线130电性连接，用于通过该多条扫描线130输出扫描信号用于控制像素单元110何时接收图像数据进行图像显示。控制电路101分别与数据驱动电路102和扫描驱动电路103电性连接，用于控制数据驱动电路102与扫描驱动电路103的工作时序，也即是输出对应的时序控制信号至数据驱动电路102以及扫描驱动电路103。

本实施例中，扫描驱动电路103直接设置于显示面板11的非显示区11b(未标示)中，控制电路101与数据驱动电路102则独立于阵列基板11c设置于其他的承载电路板板上。本实施例中，扫描驱动电路103中的电路元件与显示面板11中的像素单元110同一制程制作于显示面板11中，也即是GOA(Gate on Array)技术。另外，像素单元110对应包括的薄膜晶体管、像素电极等可采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)制程形成，当然，扫描驱动电路103也均一并采用LTPS制程形成。

其中，需要说明的，本实施例中，显示面板11是以液晶显示面板为例进行说明的，同时每一个像素单元110中至少具有一个薄膜晶体管(Thin Film Transistor，TFT)的开关元件，因此，其中，所述TFT的栅极电性扫描线130，源极电性连接数据线120，由此，数据线120称为源极线(Source Line)，扫描线130又称为栅极线(Gate Line)；对应地，数据驱动电路102称为源极驱动电路(Source Driver)，扫描驱动电路103又称为栅极驱动电路(Gate driver)。

可以理解，显示装置10还包括有其他辅助电路用于共同完成图像的显示，例如图像接收处理电路(Graphics Processing Unit，GPU)、电源电路等，本实施例中不再对其进行赘述。

进一步，请参阅图3，图3为如图2所示一个像素单元110与数据线120、扫描线130的电性连接结构示意图。

如图3所示，一个像素单元110包括两个子像素，两个所述子像素分别定义为第一子像素单元111与第二子像素单元113。其中，第一子像素单元111包括作为开关元件的第一薄膜晶体管Ta以及第一子像素Px1，第一子像素Px1与第一薄膜晶体管Ta的漏极(未标示)电性连接，第一薄膜晶体管Ta的源极(未标示)电性连接数据线Dj，第一薄膜晶体管Ta的栅极(未标示)电性连接扫描线Gi。

第二子像素单元113包括第二薄膜晶体管Tb以及第二子像素Px2。第二子像素Px与第一薄膜晶体管Tb的漏极(未标示)电性连接，第二薄膜晶体管Tb的源极(未标示)电性连接数据线Dj+1，第二薄膜晶体管Tb的栅极(未标示)也电性连接扫描线Gi。

在一帧图像的一个扫描周期内，第一时间段，扫描线Gn传输的扫描信号Sc1控制第一薄膜晶体管Ta导通，数据线Dj上的数据电压(图像信号)传输至第一子像素Px1，从而使得第一子像素Px1进行图像显示。第二时间段，扫描线Gn传输的扫描信号Sc2控制第二薄膜晶体管Tb导通，数据线Dj+1上的数据电压(图像信号)传输至第二子像素Px2，从而使得第二子像素Px1进行图像显示。其中，第一时间段与第二时间段间隔一缓冲时间，以便于两个子像素单元稳定的接收数据电压。i为小于2n的自然数，j为小于2m的自然数。

请参阅图4，其为如图2所示显示面板11中扫描驱动电路103与扫描线130的连接示意图。如图4所示，两个扫描驱动电路103，分别置于阵列基板11c相对两侧对应非显示区11b的位置。

两个所述扫描驱动电路103分别定义为第一扫描驱动电路103a与第二扫描驱动电路103b。第一扫描驱动电路103L与第二扫描驱动电路103R分别电性连接n条扫描线，也即是将扫描线130分为两组n条扫描线，所述两组扫描线相互间隔设置，所述两组分别电性连接第一扫描驱动电路103a与第二扫描驱动电路103b。本实施例中，n为1920。

具体地，每一个扫描驱动电路103包括n个扫描驱动单元SD1～SDn，n个扫描驱动单元SD1～Dn分别与n条扫描线130电性连接，且按照时序输出对应的n个扫描信号Sc至对应的扫描线130，进而控制与其电性连接的像素单元110处于可接收数据电压的状态。所述的n个扫描驱动单元SD1～SDn依次相互级联，也即是第n-1个扫描驱动单元SDn-1的扫描输出端Gn-1与第n个扫描驱动单元SDn的输入触发端Pin电性连接，第n个扫描驱动单元SDn的扫描输出端Gn电性连接第n+1个扫描驱动单元SDn+1的输入触发端Pin电性连接，依次类推，在此不再赘述。当然，对于第一扫描驱动电路103a而言，其个扫描驱动单元SD1～Dn分别依次与扫描线G1、G3，……，G2n-1电性连接，并且输出对应的扫描信号Sc1、Sc3，……Sc2n-3，Sc2n-1；对于第二扫描驱动电路103b而言，其分别与扫描线Sc2、Sc4，……Sc2n-2，Sc2n电性连接。可见，任意相邻得了两个扫描线130分别与第一扫描驱动电路103a与第二扫描驱动电路103b电性连接，从而有效减小扫描线130与扫描驱动电路103连接时走线的复杂程度与面积。

第一扫描驱动器103a至少包括12个信号控制端，其分别为启动信号端STV_L，复位信号端Reset，时序控制信号端CT4_L、CT3_L、CT2_L、CT1_L、CC2_L、CC1_L、CK3_L、CK1_L、高压端VGH_L、以及低压端VGL_L。其中，启动信号端STV_L，复位信号端Reset，时序控制信号端CT4_L、CT3_L、CT2_L、CT1_L、CC2_L、CC1_L、CK3_L、CK1_L均与控制电路101电性连接，分别接收子控制电路101输出的控制信号与时序信号。本实施例中，为了便于说明，所输出的控制信号与时序信号的符号与其相同。

其中，时序控制信号端CT4_L、CT3_L、CT2_L、CT1_L、CC2_L、CC1_L、CK3_L、CK1_L分为两组，其中，时序控制信号端CT2_L、CT1_L、CC1_L、CK3_L、CK1_L为第一组，时序控制信号端CT4_L、CT3_L、CC2_L、CK1_L、CK3_L分为第二组，偶数级的扫描驱动单元SD2i与第一组时钟控制信号端电性连接，而奇数级的扫描驱动单元SD2i-1与第二组时钟控制信号端电性连接。

同理对应地，第二扫描驱动器103b至少包括12个信号控制端，其分别为启动信号端STV_R，复位信号端Reset，时序控制信号端CT4_R、CT3_R、CT2_R、CT1_R、CC2_R、CC1_R、CK4_R、CK2_R、高压端VGH_R、以及低压端VGL_R。其中，启动信号端STV_R，复位信号端Reset，时序控制信号端CT4_R、CT3_R、CT2_R、CT1_R、CC2_R、CC1_R、CK3_R、CK1_R均与控制电路101电性连接，分别接收子控制电路101输出的控制信号与时序信号。其中，高压端VGH用于输出第一参考电压的高压信号VGH，所述第一参考电压为3.5V以上；而低压端VGL用于输出第二参考电位的低压信号VGL，所述第二参考电压为0V。时序控制信号端CC2_L、CC1_L、CC2_R、CC1_R可作为缓冲时钟信号端，其输出的缓冲时钟信号用于控制对应的扫描驱动单元暂停输出扫描信号。CT4_L、CT3_L、CT2_L、CT1_L、CK3_L、CT4_R、CT3_R、CT2_R、CT1_R、CK3_R可作为扫描时钟信号端，其输出的扫描时钟信号用于控制对应的扫描驱动单元输出扫描信号。CK1_L与CK3_R作为下拉时钟信号端，其输出的下拉时钟信号用于控制对应的扫描驱动的准备或者停止输出扫描驱动信号。

请参阅图5，其为如图4所示扫描驱动电路中任意一个扫描驱动单元SDn的具体地电路结构示意图。

如图5所示，扫描驱动单元SDn包括输入单元100、下拉控制单元200、稳压单元300、第一下拉单元400、输出单元500、扫描信号调制单元600以及第二下拉单元700。其中，扫描驱动单元SDn通过第一-第十七晶体管T1-T17以及电容C1-C4分别构成前述电路单元，另外，扫描驱动单元SDn还包括有位于前述电路单元中的输出控制点Q(N)、第一下拉控制点P(N)、第一控制点H(N)、信号调节输出点C(N)以及第二下拉控制点T(N)。本实施例中，第一-第十七晶体管T1-T17均为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor)。

本实施例以第n级扫描驱动单元SDn为例具体说明扫描驱动单元的电路结构，可以理解，其他扫描驱动单元的电路结构与其相同。

输入单元100用于接收启动触发信号STV-L，并且依据启动触发信号输出对应的控制信号，以达到对上一级扫描驱动单元SDn-2输出的扫描信号Scn-2的传输。可以理解，具体地，输入单元100包括第一输入端101、第一输出端103以及第一晶体管T1，第一输入端101用于接收传输至扫描线Gn-2的扫描信号Scn-2，第一晶体管T1的栅极(未标示)电性连接第一输入端101，第一晶体管T1的源极(未标示)电性连接高压端VGH，第一晶体管T1的漏极(未标示)电性连接第一输出端103。其中，输入单元101依据第一输入端101接收的扫描信号Scn-2自第一输出端103输出对应的驱动信号。其中，第一晶体管T1作为输入晶体管。

下拉控制单元200用于控制第一下拉单元400的稳定输出下拉信号。具体地，控制单元200包括第二晶体管T2与第十一晶体管T11，其中，第二晶体管T2的栅极(未标示)电性连第一输出端103，第二晶体管T2的源极电性连接时钟信号端CK1，第二晶体管T2的漏极电性连接输出控制单元400的第一下拉控制点P(N)。第十一晶体管T11的栅极(未标示)电性连时钟信号端CK1，第十一晶体管T11的源极电性连接高压端VGH，第十一晶体管T11的漏极电性连接输出控制单元400的第一下拉控制点P(N)端。其中，第二晶体管T11作为第一下拉控制晶体管，而第十一晶体管T11作为第二下拉控制晶体管。

稳压单元300用于将输入触发信号转换为更为稳定的高压信号传输至输出单元500的输出控制点Q(N)，使得输出单元500稳定输出扫描驱动信号Scn至扫描信号输出端Gn。具体地，稳压单元300包括第三晶体管T3，其中，第三晶体管T3的栅极电性连接高压端VGH，源极电性连接输出单元500的输出控制点Q(N)，漏极电性连接第一输出端103。其中，第三晶体管T3作为稳压晶体管。

第一下拉单元400用于输出下拉信号至控制输出单元500，以控制输出单元500与扫描信号输出端Gn停止输出扫描信号Scn。具体地，第一下拉单元400包括第九晶体管T9、第十晶体管T10、第十二晶体管T12、第十五晶体管T15、第二电容C2以及第三电容C3。其中，第九晶体管T9电性连接第一控制点H(N)、源极电性连接第一输出端103，漏极电性连接第十二晶体管T12的源极。第十晶体管T10的栅极与漏极直接电性连接至信号调节输出点C(N)，第十晶体管T10的源极电性连接第一控制点H(N)。其中，第十晶体管T10采用二极管连接方式。第十二晶体管T12的栅极第一下拉控制点P(N)。其中，第十三晶体管T13作为第一下拉晶体管，第三电容C3作为下拉维持电容。

输出单元500用于依据输出控制点Q(N)稳定输出扫描信号Scn。具体地，输出单元500包括第四晶体管T4以及第一电容C1。其中，第四晶体管T4的栅极电性连接输出信号控制点Q(N)，源极电性连接信号调节输出点C(N)，漏极电性连接扫描信号输出端Gn。第一电容C1电性连接于信号控制点Q(N)以及扫描线信号输出端Gn之间，用于维持输出控制点Q(N)维持在扫描状态。其中，第四晶体管T4作为输出控制晶体管，第一电容C1作为电容维持电容。另外，当输出控制点Q(N)维持在扫描状态，即输出单元500处于扫描信号的输出状态。

扫描信号调制单元600用于依据多个时序控制信号输出一时钟调制信号，用于控制扫描驱动单元SDn输出的扫描线信号Scn的波形，从而使得扫描信号Scn能够控制像素单元110中两个子像素单元的图像显示。具体地，扫描信号调节单元600包括第六晶体T5、第七晶体管T6、第七晶体管T7以及第八晶体管T8。其中，第五晶体管T5的栅极与漏极直接短接并且同时与时钟信号端CT2电性连接，源极电性连接信号调节输出点C(N)；第六晶体管T6的栅极与漏极直接短接并且同时与时钟信号端CT1电性连接，源极电性连接信号调节输出点C(N)；第第七晶体管T7的栅极与漏极直接短接并且同时与时钟信号端CT2电性连接，源极电性连接信号调节输出点C(N)，也即是第五-第七晶体管T5-T7均采用二极管连接方式。第八晶体管T8的栅极电性连接时钟信号端CC1，漏极电性连信号调节输出点C(N)，源极电性连接高压端VGH。其中，第八晶体管T8作为缓冲晶体管。

第二下拉单元700电性连接于扫描信号输出端Gn，用于控制扫描信号输出端Gn停止输出的扫描信号Scn，换句话说，用于保证扫描信号Scn处于控制像素单元110处于非图像显示期间信号的稳定性。具体地，下拉单元700包括第十四晶体管T14、第十六晶体管T16、第十七晶体管T17以及第四电容C4。其中，第十四晶体管T14的栅极电性连接第二下拉控制点T(N)，源极电性连接低压端VGL，漏极电性连连接扫描线信号输出端Gn。第十七晶体管T17的栅极电性接收启动触发信号，所述启动触发信号为扫描驱动单元SDn-1中的扫描线信号输出端Gn-1输出的扫描线信号Scn-2。第十七晶体管T17的源极电性连接高压端VGH，漏极电性连接第二下拉控制点T(N)。第十六晶体管16的栅极电性连接时钟信号端CK3，源极电性连接低压端VGL，漏极电性连接第二下拉控制点T(N)。其中，第十四晶体管T14作为第二下拉晶体管，第十七晶体管T17作为第三下拉晶体管，第十六晶体管T16作为第四下拉晶体管。

请参与图6，其为如图3-5所示显示面板11中扫描驱动电路103中处于扫描线130相对的左右两端两个相邻扫描线130对应的扫描驱动单元的工作时序图。其中，需要说明是，图6所示的扫描驱动单元SDn仅示出一帧图像显示中驱动二条相邻扫描线SDn、SDn+1上一个像素单元110进行图像显示的时序图。另外，图中的符号STV_L，Reset，CT4_L、CT3_L、CT2_L、CT1_L、CC2_L、CC1_L、CK3_L、CK1_L表示左侧的一个扫描驱动单元驱动时序；STV_R，CT4_R、CT3_R、CT2_R、CT1_R、CC2_R、CC1_R、CK4_R、CK2_R表示右侧的一个扫描驱动单元驱动时序，前述符号所对应的电路波形图表示其输出信号的波形。当然，对应扫描驱动电路SDn的波形则包括STV_L、Reset，CT2_L、CT1_L、CC1_L、CK3_L、CK1_L。

由于两个扫描驱动单元的驱动方式相同，现以扫描线130左侧的其中一个扫描驱动单元SDn的驱动时序为例进行说明。

如图6所示，在复位时间段Tr，复位端Reset处于使能状态，使得扫描驱动电路103中的扫描驱动单元SDn的所有电路元件均处于初始工作状态。

进一步，在第一时间段t1，也即是启动触发阶段，作为启动触发信号的STV_L处于高电位状态，其中，针对扫描驱动单元SDn的启动触发信号STV_L即为扫描驱动单元SDn-1的扫描驱动信号Gn-2。同时，时钟信号CK1_L亦处于高电位状态。由此，一并参阅图5与图4可知，第一晶体管T1在启动出发信号STV_L的高电位驱动下处于导通状态，高压信号VGH则通过第一晶体管T1的源极传输至漏极，也即是传输至第一输出端103。当第一输出端103处于高电位时，稳压单元300将第一输出端103的高电位传输至输出控制点Q(N)，输出控制点Q(N)经由第一电容C1保持高电位状态从而使得第四晶体管T4处于导通状态。相应地，时钟信号CT2、CT1以及CK3均为低电位状态，由此信号调节输出点C(N)输出低电位的调节信号至扫描信号输出端Gn。

同时，第二晶体管T2在第一输出端103高电位控制下处于导通状态，由此，时钟信号CK1_L经由第二晶体管T2的源极传输至第一下拉控制点P(N)，以及第十一晶体管T11在高电位的时钟信号CK1_L控制下处于导通状态，亦将高压信号VGH同步传输至第一控制点P(N)，第三电容用于维持第一下拉控制点P(N)的高电位状态。第十三晶体管T13在高电位的第一下拉控制点P(N)控制下处于导通状态，则低压信号VGL自第十三晶体管T13的源极传输至扫描信号输出端，保证了扫描信号Scn的稳定性。

另外，在高电位的STV_L的控制下，第十五晶体管T15处于导通状态，低电压VGL自第十五晶体管T15的源极传输至第一控制点H(N)，从而使得第一控制点H(N)处于低电位。

对应下拉单元700中，在高电位的STV_L的控制下，第十七晶体管T17处于导通状态，高压信号VGH自第十七晶体管的源极传输至与漏极电性连接的第二下拉控制点T(N)，第四电容C4维持第二下拉控制点T(N)的高电位状态。

在t2时间段，时钟信号CK1_L跳变为低电位，时钟信号STV_L保持高电位，从而使得输出控制点Q(N)保持高电位，导通的第二晶体管T2将低电位的时钟信号CK1_L传输至第一下拉控制点P(N)，从而使得第一下拉控制点P(N)维持低电位。高压信号VGH通过导通的第十七晶体管T17使得下拉点T(N)维持高电位，进而使得扫描信号输出端Gn维持稳定的低电位状态，而不会出现悬空状态。

在第三时间段t3，启动触发信号STV_L触发完成，由高电位跳变为低电位，同时，时钟信号CK3_L处于触发状态，也即是高电位状态。第一晶体管T1处于截止状态，输出控制端Q(N)维持高电位状态。同时，第七晶体管T7处于导通状态并呈现内阻较小的电阻特性，从而将使得信号调节点C(N)输出高电位信号，并且通过第四晶体管T4传输至扫描信号输出端Gn，从而使得扫描线信号输出端Gn在第三时间段t3输出第一子扫描信号Sc1，所述第一子扫描线信号Sc1则用于驱动第一子像素Px1，也即是控制薄膜晶体管Ta处于导通状态，使得待显示数据电压Dm传输至第一子像素111。

由此，第三输出端103在输出控制端Q(N)控制处于高电位状态，低电位的时钟信号CK1_L自第二晶体管T2的源极传输至第一下拉控制点P(N)。与此同时，信号调节点C(N)输出高电位信号使得二极管连接的第十晶体管T10处于导通状态，从而使得第一控制点H(N)处于高电位状态。

对应下拉单元700，第十七晶体管T17在启动触发信号STV_L处于截止状态，第十六晶体管T16在时钟信号CK3_L控制处于导通状态，，低电压信号自第十六晶体管T16的源极传输至与其漏极电性连接的第二下拉控制点T(N)，使得第二下拉控制点T(N)处于低电位，使得第十四晶体管14处于截止状态。

在第四时间段t4，时钟信号CK3_L跳变为低电位，时钟信号CC1_L处于使能状态，也即是时钟信号CC1_L跳变为高电位。扫描信号调节单元600中的第八晶体管T8处于导通状态，低电位VGL自第八晶体管T8的源极传输至与其漏极电性连接的调节信号输出端C(N)。由于输出控制点Q(N)一直维持在高电位，也即是第四晶体管T4仍然处于导通状态，调节信号输出端C(N)的低电位则通过第四晶体管T4传输至扫描信号输出端Gn，从而使得扫描信号在此时间段输出低电位的缓冲扫描信号Sct，从而控制第一子像素Px1停止接收数据电压。其中，所述第四时间段t4作为前述的预定时间段。

在第五时间段t5，时钟信号CC1_L停止使能状态跳变为低电位，时钟信号CT1_L处于使能状态，也即是时钟信号CT1_L跳变为高电位。扫描信号调节单元600中的第六晶体管T6处于导通状态，因此，高电位的时钟信号CT1_L通过第六晶体管T6传输至调节信号输出端C(N)，进而使得扫描线信号输出端Gn在第五时间段t5输出第二子扫描信号Sc2，所述第二子扫描线信号Sc2则用于驱动第二子像素Px2，也即是控制薄膜晶体管Tb处于导通状态，使得待显示数据电压Dm+1传输至第一子像素111。

较佳地，在第六时间段T6，时钟信号CT1_L停止使能状态跳变为低电位，时钟信号CT2_L处于使能状态，也即是时钟信号CT2_L跳变为高电位。扫描信号调节单元600中的第五晶体管T5处于导通状态，因此，高电位的时钟信号CT1_L通过第五晶体管T5再次传输至调节信号输出端C(N)，进而使得扫描线信号输出端Gn在第六时间段t6仍然输出第二子扫描信号Sc2，使得第一子像素111接收显示数据电压Dm+1延长。

当然，第五时间段t5与第六时间段t6连续输出两个第二子扫描信号Sc2也以为作为一个持续时间是第一子扫描线信号Sc1两倍的另外一个子扫描信号。

最后，在第七时间段t7，时钟信号CK1再次处于使能状态，也即是跳变为高电位，第一下拉控制点P(N)通过处于导通状态的第二晶体管T2跳变为高电位，从而将低电压VGL通过导通的第十三晶体管T13传输至扫描信号输出端Gn，从而完成对一个像素单元110的一帧图像的驱动。其中，需要说明的，时间段t1-t7依次连续并无时间间隔，且在时间段t1-t7构成一个扫描周期内的完整扫描信号。

相较于现有技术，扫描驱动电路103通过至少两个二极管方式连接的晶体管调节扫描信号的波形，使其能够灵活、稳定地针对一个像素单元中的两个子像素进行扫描，使其间隔所述预定时间段的两个不同时间段内接收待显示的图像数据电压从而进行图像显示。

请参阅图7，其为本发明一变更实施例扫描驱动单元SDi的电路结构示意图，扫描驱动单元SDi的电路结构与扫描驱动单元SDn的电路结构基本相同，区别仅在于第一-第十七晶体管T1-T17均为P沟道金属氧化物半导体(P-channel Metal Oxide Semiconductor,PMOS)。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。