专利名称：参考单元电路及使用该电路的可变电阻型非易失性存储装置的制作方法
技术领域：
本发明涉及一种由根据电信号可逆地改变电阻值的可变电阻型存储元件构成的存储器单元可变电阻型非易失性存储装置。
背景技术：
近年来，包括用可变电阻型存储元件构成的存储器单元的非易失性存储装置的研究开发得到进展。可变电阻型存储元件是指具有电阻值随着电信号等可逆地变化的性质、且能够非易失性地存储与该电阻值对应的数据的元件，基于氧化还原反应引起的电阻值变化的ReRAM、基于磁阻变化的MRAM、基于相变化引起的电阻值变化的PCRAM等相当于此。并且，作为使用了上述可变电阻型存储元件的非易失性存储装置，公知有如下装置在正交配置的位线与字线、源极线之间的交点位置上串联连接了 MOS晶体管和可变电 阻型存储元件的、所谓ITlR型的非易失性存储装置；同样在正交配置的位线与字线之间的交点位置上串联连接了二极管元件和可变电阻型存储元件的、所谓交叉点型的非易失性存储装置。通常从存储装置进行的读出，公知一般有以下参考单元方式(也称为虚拟单元方式)构成具有与所存储的数据“I”及数据“O”对应的存储信息的中间状态的信息的参考单元(还称为虚拟单元)，与从存储器单元读出的信息比较其大小关系，判断是数据“I”还是数据“O”。若是使用了可变电阻型存储元件的非易失性存储装置，则形成具有高电阻状态与低电阻状态的中间状态的电阻值的参考单元。在专利文献I中，公开了在MRAM的存储器电路结构中削减参考单元总数的结构。图18是MRAM装置的电路结构图，夹着感测放大器1005而在左右配置由MRAM元件构成的第I存储器单元阵列1001与第2存储器单元阵列1002。此外，分别与第I存储器单元阵列1001及第2存储器单元阵列1002相邻地配置第I参考单元阵列1003和第2参考单元阵列1004。并且，在读出并选择属于第I存储器单元阵列1001的存储器单元MC的情况下，属于第2参考单元阵列1004的参考单元RC被选择，通过感测放大器1005比较判定各电阻值的大小，在读出并选择属于第2存储器单元阵列1002的存储器单元MC的情况下，属于第I参考单元阵列1003的参考单元RC被选择，通过感测放大器1005比较判定各电阻值的大小。参考单元RC由具有存储器单元MC的低电阻状态与高电阻状态之间的电阻值(参考值)的固定电阻元件构成。具体而言，参考单元RC以与存储器单元MC相同的工艺结构形成并固定磁化方向，而且通过改变强磁性层的面积来将固定电阻值调整为期望的值。此夕卜，公开了以下内容，关于所使用的参考单元RC，在参考单元阵列1003中能够仅使用例如最上方的I位RCL1，在参考单元阵列1004中也能够仅使用例如最上方的I位RCR1，能够削减参考单元的个数。在专利文献2中，公开了由能够进行平衡(trimming)的参考单元构成的交叉点型ReRAM的结构。图19是ReRAM装置的基本结构图，通过感测放大器1012比较在存储器单元阵列1010内所配置的串联连接了可变电阻元件VR和二极管Di的存储器单元MC中流过的电流、和在同样构成的参考单元块1011中流过的电流的大小，并进行读出动作。在此，参考单元块1011内的多个参考单元RC均使用与存储器单元阵列1010相同的单元结构，其可变电阻元件VR被设定为所有单元的电阻值最高的状态、即最小的存储器单元电流状态，并且进行并联连接。并且，公开了通过对并联连接的参考单元RC的个数进行平衡调整，能够将用于读出存储器单元阵列1010的数据的参考电流值最优化。现有技术文献专利文献专利文献I :日本特开2010-49730号公报(图2)
专利文献2 :日本特开2009-117006号公报(图2)
发明内容
(发明要解决的课题)然而，通常情况下，由多个存储器单元构成的存储器单元阵列中，即使由同一存储器单元构成，各存储器单元在其加工尺寸及膜厚等方面也存在偏差，因此存储器单元中所记录的物理量在每I位上会略有差异，存在偏差。图I是在具有由N位存储器单元构成的存储器单元阵列的可变电阻型非易失性存储装置中，写入了高电阻状态或低电阻状态的多个存储器单元的电阻值的分布的示意图。在可变电阻型存储元件的情况下，存储器单元中所存储的信息与存储器单元取第I范围内的电阻值的低电阻(简称为LR)状态、及存储器单元取下限比上述第I范围的上限高的第2范围内的电阻值的高电阻(简称为HR)状态这至少2个电阻状态建立对应。并且，在存储器单元阵列整体中，如在图I中LR状态下的分布的下限值表示为LRmin、上限值表示为LRmax、HR状态下的分布的下限值表示为HRmin、上限值表示为HRmax那样，存储器单元的电阻值是按某一范围的散布而分布的。此时，公知与规定的基准电平比较后进行读出动作的参考单元方式对实现稳定的读出动作是有效的方式之一。并且，在该参考单元方式的情况下，参考单元被设定为LRmax与HRmin的中间值(以下称为参考电阻值)的情况较多。或者，更优选的是，考虑对读出速度及数据保存特性等的各种容限，若设定为略微高电阻侧，或设定为略微低电阻侧，则能够实现进一步的最优化设计。在专利文献I中，作为参考单元，稍微变更存储器单元结构，构成具有规定的参考电阻值的固定电阻元件。能够在制造阶段明确地固定为期望的值来制作参考电阻值。相反，会考虑到存储器单元阵列主体的电阻值分布及其绝对值因制造条件及实际的动作环境而改变。即，图I所示的分布的绝对值偏移，参考电阻值从最优点相对偏离，从而存在与访问时间等性能下降及数据保存等可靠性下降有关的课题。而在专利文献2中，将与存储器单元阵列主体相同结构的存储器单元用作参考单元，能够将制造条件的偏差同样地反映到参考单元中。此外，在专利文献2中公开了，将多个参考单元的电阻值设定为HR状态下的上限值HRmax之后，以使参考电阻值成为HRmin以下的电阻值的方式，对参考单元的并联连接个数进行平衡调整。然而，在该方法的情况下，也存在如何将参考单元设定为HR状态下的电阻分布的上限值HRmax、如何找出HR状态的电阻分布的下限值HRmin并以达到其以下的电阻值的方式进行平衡调整的课题。具体而言，虽然没有例示，但可以考虑例如预先假设HR状态的电阻分布的上限值HRmax，并进行写入以达到该值的方法。此时，与通过专利文献I说明的课题同样地，在预先假设的设定电阻值与实际的存储器单元的散布分布偏移的情况下，存在与访问时间等性能下降及数据保存等可靠性下降有关的课题。本发明是鉴于上述问题而做出的，其目的在于提供一种具有用于使参考单元接近LR状态的电阻值的分布范围的下限值LRmin、上限值LRmax、HR状态的电阻值的分布范围的下限值HRmin、上限值HRmax中的期望的一个值的合适的结构的参考单元电路、参考单元电 路的设定方法、使用参考单元电路的可变电阻型非易失性存储装置及可变电阻型非易失性存储装置的控制方法。(用于解决课题的手段)为了解决上述课题，本发明的一个方式的参考单元电路包括 第I参考单元及第2参考单元，利用可变电阻元件构成，该可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值高于上述第I范围的上限电阻值；比较器，比较上述第I参考单元的电阻值与上述第2参考单元的电阻值；控制电路；施加电路，向上述第I参考单元及上述第2参考单元中的从上述控制电路指示的参考单元施加用于将该参考单元设定为上述低电阻状态及上述高电阻状态中的任一方、即目标状态的电信号；以及输出电路，在输出端子上电连接了上述第I参考单元及上述第2参考单元中的从上述控制电路指示的参考单元，上述控制电路为了使上述第I参考单元的电阻值或上述第2参考单元的电阻值接近作为上述目标状态下的下限电阻值或上限电阻值的目标电阻值，执行I次以上的以下动作上述第I参考单元及上述第2参考单元中的由上述比较器进行的比较动作；和写入动作，与上述比较器的每一次的比较结果对应地，通过上述施加电路对离上述目标电阻值更远的参考单元施加上述电信号，上述控制电路在上述写入动作之后执行以下输出动作在上述第I参考单元及上述第2参考单元中，与上述比较器的比较结果对应地，通过上述输出电路将离上述目标电阻值更近的参考单元电连接到上述输出端子上。(发明效果)本发明的参考单元电路利用可变电阻型存储元件的如下特性利用可变电阻元件构成并配置在存储器单元阵列内的多个存储器单元分别所具有的电阻值、与在使上述多个存储器单元中的I个多次改变了电阻时该存储器单元每次改变电阻时所具有的电阻值分布在大致相同的范围内。由此，在使用2个参考单元的小规模的电路中，通过反复进行这2个参考单元的电阻值的比较、以及向这2个参考单元中的与该比较的结果对应的任一个参考单元写入的写入动作的简单的方法，能够获得近似存储器单元阵列内的多个存储器单元的高电阻状态下的电阻值的分布范围的上限值(HRmax)、下限值(HRmin)、及低电阻状态下电阻值的分布范围的上限值(LRmax)、下限值(LRmin)中的任意I个值的电阻值。此外，根据本发明的可变电阻型非易失性存储装置，通过将参考单元的电阻值设定为例如低电阻状态下的电阻分布的上限值、高电阻状态下的电阻分布的下限值，能够表示存储器单元阵列内的各存储器单元保存信息的状态的边界条件，因此能够提供通过具备以此为基准的读出电路来能够实现稳定动作的可变电阻型非易失性存储装置。此外，根据本发明的可变电阻型非易失性存储装置，将参考单元的电阻值设定为例如低电阻状态下的电阻分布的上限值(LRmax)、高电阻状态下的电阻分布的下限值(HRmin)这样的存储器单元阵列内的各存储器单元保存信息的状态的边界条件(最差状态)后，观察该参考单元的电阻值的经时变化，在该参考单元中，能够在各存储器单元之前检测出信息保持状态的劣化并进行刷新动作，因此能够提供数据保存特性优异的可变电阻型非易失性存储装置。
图I是表示存储器单元阵列的电阻值的分布的示意图。
·
图2是作为本发明的基础数据的ITlR存储器单元的电路图。图3是表示作为本发明的基础数据的非易失性存储元件的基本结构的示意图。图4是在本发明的基础数据的测量中所使用的可变电阻型非易失性存储装置的结构图。图5A是表示作为本发明的基础数据的非易失性存储元件的电阻变化中的高电阻状态的存储器单元电流的分布的一例的图。图5B是表示作为本发明的基础数据的非易失性存储元件的电阻变化中的低电阻状态的存储器单元电流的分布的一例的图。图6是本发明的实施方式的参考单元电路的结构图。图7是本发明的实施方式的参考单元电路中的脉冲生成电路的结构图。图8是本发明的实施方式的参考单元电路中的读出电路的结构图。图9是本发明的实施方式的参考单元电路中的判定电路的结构图。图10是表示本发明的实施方式的参考单元电路的动作的流程图。图11是表示本发明的实施方式的参考单元电路的动作的概念图。图12是使用了本发明的实施方式的参考单元电路的第I例的可变电阻型非易失性存储装置的结构图。图13是本发明的实施方式的第I例的可变电阻型非易失性存储装置中的参考电路的结构图。图14是使用了本发明的实施方式的参考单元电路的第2例的可变电阻型非易失性存储装置的结构图。图15是本发明的实施方式的第2例的可变电阻型非易失性存储装置中的刷新指示电路的结构图。图16是表示本发明的实施方式的第2例的可变电阻型非易失性存储装置的动作的概念图。图17是本发明的实施方式的交叉点型存储器单元的电路图。图18是现有的非易失性存储装置的结构图。图19是现有的非易失性存储装置的结构图。
具体实施例方式[本发明的基础数据]首先，说明通过研究我们的可变电阻型存储器而获得的可变电阻型存储元件的基本特性。在此，除了从上述现有的公开例发现的课题以外，关于可变电阻型存储元件固有的特性，说明将其应用于可变电阻型非易失性存储装置的情况下新发现的课题。图2是用于评价的存储器单元的电路图。在ITlR型的存储器单元100中串联连接有可变电阻型存储元件101、和作为选择元件的N型MOS晶体管102。存储器单元100通过控制与可变电阻型存储元件101连接的端子103、端子104、以及与N型MOS晶体管102的栅极端子对应的端子105这3个端子各自的电压，能够在可变电阻型存储元件101上可逆地设定HR状态或LR状态。图3是可变电阻型存储元件101的剖面结构图。可变电阻型存储元件101包括第 I电极111 (下部电极)、第2电极114 (上部电极)、以及由缺氧型的过渡金属氧化物构成的电阻变化层115。电阻变化层115通过层叠由缺氧型的过渡金属氧化物构成的第I过渡金属氧化物层112、和由缺氧率比第I过渡金属氧化物层112小的过渡金属氧化物构成的第2过渡金属氧化物层113而构成。在本实施方式中，作为一例，第I过渡金属和第2过渡金属使用同种过渡金属，层叠缺氧型的第I钽氧化物层(以下称为第ITa氧化物层)112、和第2钽氧化物层(以下称为第2Ta氧化物层)113而构成。在将第ITa氧化物层表述为TaOx，将第2Ta氧化物层表述TaOy时，x < y。第2Ta氧化物层的膜厚优选为在Inm以上且IOnm以下。此外，在本实施方式中，第I电极111由钽氮化物(TaN)构成，第2电极114包含贵金属材料、例如钼(Pt)。缺氧型的过渡金属氧化物是指，与具有化学计量的组分的氧化物相比，氧的含量(原子比总原子数中所占的氧原子数的比例)小的氧化物。通常情况下，具有化学计量的组分的氧化物为绝缘体、或具有非常高的电阻值。例如在过渡金属为Ta的情况下，具有化学计量的氧化物的组分为Ta2O5, Ta与O的原子数之比(Ο/Ta)为2. 5。因此，在缺氧型的Ta氧化物中，Ta与O的原子比大于O且小于2. 5。在此，第2Ta氧化物层113的含氧率高于第ITa氧化物层112的含氧率。换言之，第2Ta氧化物层113的缺氧率小于第ITa氧化物层112的缺氧率。缺氧率是指，在各过渡金属中，相对于构成其化学计量的组分的氧化物的氧的量所不足的氧的比例。例如，在过渡金属为钽(Ta)的情况下，化学计量的氧化物的组分为Ta2O5，因此可以表述为Ta02.5。Ta02.5的缺氧率为0%。例如，TaO15的组分的缺氧型的钽氧化物的缺氧率为缺氧率=(2. 5-1. 5)/2. 5= 40%。此外，含氧率是指，所含氧原子数与构成该过渡金属氧化物的总原子数之比。关于Ta2O5的含氧率，总原子数中所占的氧原子数之比为(0/0^+0))，因此为71.4&饱％。因此，缺氧型的钽氧化物的含氧率大于O且小于71. 4atm%。构成电阻变化层115的金属还可以使用钽以外的过渡金属。作为过渡金属，可以使用钽(Ta)、钛(Ti)、铪(Hf)、镐(Zr)、银(Nb)、钨(W)等。过渡金属能够成为多个氧化状态，因此能够通过氧化还原反应实现不同的电阻状态。例如，在使用铪氧化物的情况下，将第I铪氧化物层112的组分设为HfOx的情况下X为O. 9以上且I. 6以下，并且将第2铪氧化物层113的组分设为HfOy的情况下y大于X的值时，确认到能够稳定且高速地改变电阻变化层115的电阻值。此时，优选的是，第2铪氧化物层113的膜厚为3nm以上且4nm以下。此外，在使用镐氧化物的情况下，将第I镐氧化物层112的组分设为ZrOx的情况下X为O. 9以上且I. 4以下，并且将第2镐氧化物层113的组分设为ZrOy的情况下y大于x的值时，确认到能够稳定且高速地改变电阻变化层115的电阻值。此时，优选的是，第2镐氧化物层113的膜厚 为Inm以上且5nm以下。另外，在上述例子中，电阻变化层为2层的层叠结构，但是也可以由缺氧型的过渡金属氧化物层构成为单层的电阻变化层。此外，作为电阻变化层115，也可以使用通过由第I过渡金属构成的第I过渡金属氧化物层112、和由与第I过渡金属不同的第2过渡金属构成的第2过渡金属氧化物层113构成的层叠结构。第2过渡金属氧化物层的缺氧率小于第I过渡金属氧化物层的缺氧率。换言之，第2过渡金属氧化物层113的电阻值高于第I过渡金属氧化物层112的电阻值。通过设置为这样的结构，对于电阻变化时施加在第I电极111及第2电极114之间的电压而言，可向第2过渡金属氧化物层113分配更多的电压。由此，能够更容易引起在第2过渡金属氧化物层113中发生的氧化还原反应。此外，在第I过渡金属和第2过渡金属上使用彼此不同的材料的情况下，优选的是，第2过渡金属的标准电极电位小于第I过渡金属的标准电极电位。认为，在电阻高的第2过渡金属氧化物层113中形成的微小的细丝(filament)(导电路径)中发生氧化还原反应，从而其电阻值变化。由此，发生电阻变化现象。例如，第I过渡金属氧化物层112使用缺氧型的钽氧化物，且第2过渡金属氧化物层113使用钛氧化物(TiO2)，从而能够实现稳定的电阻变化动作。钛(标准电极电位=-I. 63eV)为标准电极电位比钽(标准电极电位=-O. 6eV)低的材料。通过在第2过渡金属氧化物层113中配置与第I过渡金属氧化物层112相比标准电极电位小的金属氧化物，从而在第2过渡金属氧化物层113中更容易发生氧化还原反应。上述各材料的层叠结构的电阻变化膜中的电阻变化现象均被认为是由于在电阻高的第2过渡金属氧化物层113中形成的微小的细丝中发生氧化还原反应，因此其电阻值变化的结果所产生的。即，在第2过渡金属氧化物层113侧的第2电极114上以第I电极111为基准施加正的电压时，电阻变化层115中的氧离子被吸引到第2过渡金属氧化物层113侧，从而在第2过渡金属氧化物层113中所形成的微小的细丝中发生氧化反应。认为微小的细丝的电阻因此而增大。相反，在第2过渡金属氧化物层113侧的第2电极114上以第I电极111为基准施加负的电压时，第2过渡金属氧化物层113中的氧离子被吸引到第I过渡金属氧化物层112侧，由此在第2过渡金属氧化物层113中所形成的微小的细丝中发生还原反应。认为微小的细丝的电阻因此而减小。与缺氧率更小的第2过渡金属氧化物层113连接的第2电极114由例如钼(Pt)、铱(Ir)、把(Pd)等与构成第2过渡金属氧化物层113的过渡金属及构成第I电极111的材料相比标准电极电位更高的材料构成。通过设置为这样的结构，在第2电极114与第2过渡金属氧化物层113的界面附近的第2过渡金属氧化物层113中，选择性地发生氧化还原反应，从而能够实现稳定的电阻变化现象。图4是存储器单元100的评价中所使用的可变电阻型非易失性存储装置120的框图。
如图4所示，可变电阻型非易失性存储装置120在基板上具备存储器单元阵列121、行选择电路123、包括字线驱动器WLD及源极线驱动器SLD的行驱动器122、列选择电路124、用于进行数据的写入的写入电路125、检测选择位线上流动的电流量且判定所存储的数据为“I”还是“O”的读出电路126、以及经由端子DQ进行数据的输入输出处理的输入输出电路127。此外，为了直接测量选择位线上流动的电流量，经由列选择电路124具有监视端子128。此外，作为写入用电源129具有LR(低电阻)化用电源130和HR(高电阻)化用电源131，LR化用电源130的输出V2被供给到行驱动器122，HR化用电源131的输出Vl被供给到写入电路125。此外，包括接收从外部输入的地址信号的地址输入电路132、和根据从外部输入的控制信号进行控制的控制电路133。接着，关于用可变电阻型非易失性存储装置120测量到的存储器单元100的特性， 说明测量结果。在该测量中，从起始地址开始对1024位量的地址空间的存储器单元反复执行100次进行HR(高电阻)化写入和存储器单元电流的测量之后接着对相同的地址空间进行LR(低电阻)化写入和存储器单元电流的测量的处理序列。将写入用电源129及电源VDD设定为在HR化写入动作中，对存储器单元100的端子103施加I. 8V，对端子104施加0V，对端子105施加2. 4V，在LR化写入动作中，对存储器单元100的端子103施加0V，对端子104施加2. 4V，对端子105施加2. 4V。此外，在测量存储器单元电流时，以对存储器单元100的端子104施加0V、对端子105施加I. 8V的方式设定电源VDD，对监视端子128施加O. 4V(不引起电阻变化的电压)，从而测量从存储器单元100的端子103向端子104流动的电流值作为存储器单元电流值。图5A表示HR化写入后的存储器单元电流值的分布。黑圈以Weibull分布图(Weibull plot)表示第100次HR化写入后的1024位的存储器单元的各存储器单元电流值的分布(以下，将存储器单元阵列中所包含的各存储器单元的HR化写入后的电流值的分布称为HR阵列散布)。此外，空心的四边形及三角形以正态期待值图，对与1024位中的特定的2位(在此，作为一例是第O位和第I位)分别对应的存储器单元表示从第I次到第100次的各HR化写入后的存储器单元电流值(以下，对一个存储器单元进行多次HR化写入时，将该存储器单元的各HR化写入后的电流值的分布称为HR位散布)。图5B表示LR化写入后的存储器单元电流值的分布。黑圈以Weibull分布图表示第100次LR化写入后的1024位的存储器单元的各存储器单元电流值的分布(以下，将存储器单元阵列中所包含的各存储器单元的LR化写入后的电流值的分布称为LR阵列散布)。此外，空心的四边形及三角形以Weibull分布图对与1024位中的特定的2位(在此，作为一例是阵列散布中纵轴的刻度O附近的2位)分别对应的存储器单元表示从第I次到第100次的各LR化写入后的电流值的位散布(LR位散布)。在图5A中，HR阵列散布在2μ A至28μ A之间表示出大致正态分布的扩展，例示的2位的存储器单元各自的HR位散布也在大致相同的范围内表示出与HR阵列散布类似的正态分布的分布。在图5B中，LR阵列散布也在31 μ A之63μ A之间表示出大致正态分布的扩展，例示的2位的存储器单元各自的LR位散布虽然扩展略狭窄，但仍表示出正态分布的分布。即，阵列散布和位散布在大致相同的范围内正态分布。即使是同一存储器单元，在每一次的电阻变化动作中，所设定的HR状态的电阻值或LR状态的电阻值也在各自的下限电阻值到上限电阻值具有正态分布的散布的扩展。并且，上述存储器单元的集合体、即阵列散布反映该位散布，具有成为大致相同的正态分布的分布的特征。这一点表示只要观察I位的存储器单元的多次电阻变化动作后的散布，就能够大致预测配置有与该存储器单元相同结构的多个存储器单元的存储器单元阵列的阵列散布。该现象不同于DRAM或快闪存储器等以往通常公知的存储器的散布的机理。 上述存储器的散布例如像存储节点部的加工尺寸稍微小的存储器单元和稍微大的存储器单元、存储节点部的膜厚稍微薄的存储器单元和稍微厚的存储器单元那样，即使是同一芯片上的存储器单元，也依赖于物理上的某些参数，各存储器单元具有规定的散布。因此，在与所存储的信息对应的物理量(例如在DRAM的情况下为蓄积电荷量，在快闪存储器的情况下为写入阈值电压)为低值的存储器单元中，即使反复写入，该物理量仍以低值分布，在该物理量为高值的存储器单元中，即使反复写入，该物理量仍以高值分布，阵列散布为多个这种存储器单元的统计结果。本发明的原理为，利用即使是一个存储器单元，也在每次反复进行写入动作时从低值到高值能够以正态分布获得与所存储的信息对应的物理量(电阻值)的可变电阻型存储元件的特征。本发明的I个方式的参考单元电路，具备第I参考单元及第2参考单元，利用可变电阻元件构成，该可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值比上述第I范围的上限电阻值高；比较器，比较上述第I参考单元的电阻值与上述第2参考单元的电阻值；控制电路；施加电路，向上述第I参考单元及上述第2参考单元中的从上述控制电路指示的参考单元施加用于将该参考单元设定为上述低电阻状态及上述高电阻状态中的任一方、即目标状态的电信号；以及输出电路，在输出端子上电连接了上述第I参考单元及上述第2参考单元中的从上述控制电路指示的参考单元,上述控制电路为了使上述第I参考单元的电阻值或上述第2参考单元的电阻值接近作为上述目标状态下的下限电阻值或上限电阻值的目标电阻值，执行I次以上的以下动作上述第I参考单元及上述第2参考单元中的由上述比较器进行的比较动作；和写入动作，与上述比较器的每一次的比较结果对应地，通过上述施加电路对离上述目标电阻值更远的参考单元施加上述电信号，上述控制电路在上述写入动作之后，执行以下输出动作在上述第I参考单元及上述第2参考单元中，与上述比较器的比较结果对应地，通过上述输出电路在上述输出端子上电连接与上述目标电阻值更近的参考单元。根据该结构，利用可变电阻型存储元件的如下特性利用可变电阻元件构成并配置在存储器单元阵列内的多个存储器单元分别所具备的电阻值、与在使上述多个存储器单元中的I个多次改变了电阻时该存储器单元每次改变电阻时所具备的电阻值分布在大致相同的范围内。由此，在使用了 2个参考单元的小规模的电路中，通过反复进行这2个参考单元的电阻值的比较、以及向这2个参考单元中的与该比较结果对应的任一个参考单元写入的写入动作的简单的方法，能够获得近似存储器单元阵列内的多个存储器单元的高电阻状态下的电阻值的分布范围的上限值(HRmax)、下限值(HRmin)及低电阻状态下电阻值的分布范围的上限值(LRmax)、下限值(LRmin)中的任意I个值、即目标电阻值的电阻值。此外，上述参考单元电路也可以包括生成上述电信号的脉冲生成电路。根据该结构，能够通过上述脉冲生成电路，生成用于写入动作中的上述电信号。此外，作为上述电信号，上述施加电路也可以向从上述控制电路指示的参考单元施加第I脉冲信号和第2脉冲信号，上述第I脉冲信号用于将上述第I参考单元及上述第2参考单元设定为与上述低电阻状态及上述高电阻状态的中的上述目标状态不同的电阻状态，上述第2脉冲信号用于在该第I脉冲信号之后将上述第I参考单元及上述第2参考单 元设定为上述目标状态。根据该结构，通过将上述第I参考单元及上述第2参考单元设定为上述目标状态及与上述目标状态不同的电阻状态的动作，能够获得与上述目标电阻值近似的电阻值。此外，上述第I参考单元及上述第2参考单元也可以将上述可变电阻元件和晶体管串联连接而成(所谓ITlR型单元)。根据该结构，可获得能够与ITlR型存储器单元阵列适当组合而使用的参考单元电路。此外，上述第I参考单元及上述第2参考单元也可以将上述可变电阻元件和二极管串联连接而成(所谓IDlR型单元)。根据该结构，可获得能够与交叉点结构的IDlR型存储器单元阵列适当组合而使用的参考单元电路。此外，上述可变电阻元件也可以由钽氧化物构成。根据该结构，能够由容易获得优选的电阻变化特性的电阻变化材料的一例、即钽氧化物构成上述第I参考单元及上述第2参考单元。此外，上述控制电路也可以为了使上述第I参考单元或上述第2参考单元接近上述低电阻状态下的上限电阻值，在每次执行上述写入动作时，通过上述施加电路向，上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更低的参考单元施加用于将该参考单元设定为上述低电阻状态的电信号，在上述输出动作中，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更高的参考单元电连接到上述输出端子。此时，被设定为低电阻状态的电阻分布的上限值、即LRmax的参考单元与输出端子连接。此外，上述控制电路也可以为了使上述第I参考单元或上述第2参考单元接近上述低电阻状态下的下限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更高的参考单元施加用于将该参考单元设定为上述低电阻状态的电信号，在上述输出动作中，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更低的参考单元电连接到上述输出端子。
此时，被设定为低电阻状态的电阻分布的下限值、即LRmin的参考单元与输出端子连接。此外，上述控制电路也可以为了使上述第I参考单元或上述第2参考单元接近上述高电阻状态下的上限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更低的参考单元施加用于将该参考单元设定为上述高电阻状态的电信号，在上述输出动作中，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更高的参考单元电连接到上述输出端子。此时，被设定为高电阻状态的电阻分布的上限值、即HRmax的参考单元与输出端子连接。此外，上述控制电路也可以为了使上述第I参考单元或上述第2参考单元接近上述高电阻状态下的下限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第 I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更高的参考单元施加用于将该参考单元设定为上述高电阻状态的电信号，在上述输出动作中，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的被上述比较器判定为电阻值更低的参考单元电连接到上述输出端子。此时，被设定为高电阻状态的电阻分布的下限值、即HRmin的参考单元与输出端子连接。根据上述结构，能够将参考单元设定为高电阻状态的电阻分布的上限值(HRmax)、下限值(HRmin)、及低电阻状态的电阻分布的上限值(LRmax)、下限值(LRmin)中的期望的
一个值。此外，上述参考单元电路也可以还包括I组上述第I参考单元、上述第2参考单元、上述比较器、上述施加电路及上述输出电路，上述控制电路在上述各组中执行上述I次以上的写入动作及输出动作，上述参考单元电路还包括第2比较器，比较每一组的与上述输出端子连接的参考单元的电阻值；和第2输出电路，将每一组的与上述输出端子连接的参考单元中与上述第2比较器的比较结果对应的参考单元连接到输出端子上。根据该结构，能够进行利用多于2个的参考单元设定期望的电阻值的情况下适用的控制。此外，本发明的I个方式的可变电阻型存储装置，包括存储器单元阵列，以行及列状排列了利用可变电阻元件构成的多个存储器单元，上述可变电阻元件根据电信号的施力口，在具有第I范围内的电阻值的低电阻状态与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值比上述第I范围的上限电阻值高；参考电路，具有I个以上的上述参考单元电路，生成用于以该参考单元电路的与输出端子连接的参考单元的电阻值为基准来判定上述多个存储器单元各自的电阻状态的基准电平；以及读出电路，比较从各个上述存储器单元得到的信号电平与由上述参考电路生成的基准电平，从而判定上述存储器单元处于低电阻状态及高电阻状态中的哪个状态。根据该结构，通过将参考单元的电阻值设定为例如低电阻状态下的电阻分布的上限值(LRmax)、高电阻状态下的电阻分布的下限值(HRmin)，能够表示存储器单元阵列内的各存储器单元保存信息的状态的边界条件，因此能够提供通过具备以此为基准的读出电路而能够实现稳定动作的可变电阻型非易失性存储装置。此外，本发明的I个方式的可变电阻型存储装置包括存储器单元阵列，以矩阵状排列了利用可变电阻元件构成的多个存储器单元，上述可变电阻元件根据电信号的施加，在具有第I范围内(LRmin以上且LRmax以下)的电阻值的低电阻(LR)状态与具有第2范围内(HRmin以上且HRmax以下)的电阻值的高电阻(HR)状态之间可逆地发生变化，上述第2范围的下限电阻值(HRmin)比上述第I范围的上限电阻值(LRmax)高；刷新指示电路，具有上述参考单元电路，通过使该参考单元电路的与输出端子连接的参考单元的电阻值成为预先确定的值，从而输出刷新指示信号；以及控制电路，若输出有上述刷新指示信号，则对上述存储器单元阵列的至少一部分存储器单元进行刷新动作，在该刷新动作中，暂时进行读出动作之后再次写入同一数据。根据该结构，将参考单元的电阻值设定为例如低电阻状态下的电阻分布的上限值(LRmax)、高电阻状态下的电阻分布的下限值(HRmin)这样的存储器单元阵列内的各存储器单元保存信息的状态的边界条件(最差状态)的基础上，观察该参考单元的电阻值的经时变化，因此在该参考单元中，能够在各存储器单元之前检测出信息保持状态的劣化并进 行刷新动作，因此能够提供数据保存特性优异的可变电阻型非易失性存储装置。此外，上述参考单元电路也可以在上述可变电阻型非易失性存储装置的制造工序中，在执行I次以上的上述写入动作之后，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的与上述比较器的比较结果对应的参考单元电连接到输出端子上。根据该结构，在上述可变电阻型非易失性存储装置的制造工序中，能够得到与存储器单元阵列内的多个存储器单元的高电阻状态下的电阻值的分布范围的上限值、下限值及低电阻状态下的电阻值的分布范围的上限值、下限值中的任意一个值近似的电阻值。此外，上述参考单元电路也可以在上述可变电阻型非易失性存储装置的休眠或空闲状态的期间内，通过上述施加电路执行I次以上的上述写入动作之后，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的与上述比较器的比较结果对应的参考单元电连接到上述输出端子上。根据该结构，在上述可变电阻型非易失性存储装置的休眠或空闲状态的期间内，能够得到与存储器单元阵列内的多个存储器单元的高电阻状态下的电阻值的分布范围的上限值、下限值、及低电阻状态下的电阻值的分布范围的上限值、下限值中的任意一个值近似的电阻值。此外，上述参考单元电路也可以在输出上述刷新指示时，执行I次以上的上述写入动作之后，通过上述输出电路，将上述第I参考单元及上述第2参考单元中的与上述比较器的比较结果对应的参考单元电连接到上述输出端子上。根据该结构，能够根据上述刷新指示，得到与存储器单元阵列内的多个存储器单元的高电阻状态下的电阻值的分布范围的上限值、下限值、及低电阻状态下的电阻值的分布范围的上限值、下限值中的任意一个值近似的电阻值。此外，本发明的参考单元电路的设定方法中，参考单元电路包括利用可变电阻元件构成的第I参考单元及第2参考单元，该可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值比上述第I范围的上限电阻值高，上述参考单元电路的设定方法包括1次以上的更新步骤，为了使上述第I参考单元的电阻值或上述第2参考单元的电阻值接近作为上述低电阻状态及上述高电阻状态中的任一方、即目标状态下的下限电阻值或上限电阻值的目标电阻值，在上述第I参考单元及上述第2参考单元中，与上述第I参考单元的电阻值及上述第2参考单元的电阻值的每一次的比较结果对应地，对离上述目标电阻值更远的参考单元施加用于将该参考单元设定为上述目标状态的电信号；和输出步骤，在上述更新步骤之后，在上述第I参考单元及上述第2参考单元中，与上述第I参考单元的电阻值和上述第2参考单元的电阻值的比较结果对应地，将离上述目标电阻值更近的参考单元电连接到输出端子。根据上述方法，在参考单元电路的设定中能够发挥与上述相同的效果。另外，上述整体或具体的方式可以通过系统、方法、集成电路、计算机程序或记录介质来实现，也可以通过系统、方法、集成电路、计算机程序及记录介质的任意组合来实现。接着，参照附图，说明使用了以上说明的可变电阻型存储元件的本发明的实施方 式。 (实施方式I)图6是表示本发明的实施方式I的参考单元电路200的一例的结构图。参考单元电路200包括2个参考单元A和B，是在这2个参考单元A和B中的I个参考单元上生成与图I所示的阵列散布中的Lrmin、Lrmax> Hrmin> Hrmax中的任意I个近似的电阻值的电路。参考单元电路200具有(a)参考单元A(201a)及参考单元B (201b)，包括利用图2说明的可变电阻型存储元件101，且彼此具有相同的结构；(b)脉冲生成电路202，包括生成用于使参考单元201a及201b分别高电阻化的脉冲信号的HR(高电阻)化脉冲生成电路202H、及生成用于低电阻化的脉冲信号的LR(高电阻)化脉冲生成电路202L;(c)读出电路203，包括用于读出各参考单元201a及201b的电阻值的负载电路203a及203b ; (d)比较器204，比较所读出的参考单元201a的电阻值与参考单元201b的电阻值；(e)判定电路205，根据比较器204的比较结果判定接下来应进行的动作；(f)控制电路206，根据判定电路205的判定结果，控制各块的动作；(g)计数电路207，对写入动作的次数进行计数；(h)输出端子 208 ;以及(i)开关 SWaO、SWbO、SWal、SWbl、SWa2、SWb2、SWa3、SWb3、SWa4 及 SWb4。开关SWaO、SffbO, SffaU SffbU Sffa2, SWb2、SWa3、SWb3、Sffa4 及 SWb4 分别根据来自控制电路206的控制信号，对包括输出端子208的规定的块之间进行电连接或电切断。在此，参考单元201a及201b的各端子TE及BE分别与在参考单元201a及201b中包含的可变电阻型存储元件101的第2电极114及第I电极111连接。以电极BE为基准对电极TE施加规定大小以上的正电压脉冲，从而参考单元201a及201b中所包含的可变电阻型存储元件101变为高电阻状态，以电极TE为基准对电极BE施加规定大小以上的正电压脉冲，从而参考单元201a及201b中所包含的可变电阻型存储元件101变为低电阻状态。另外，在端子TE与第2电极114之间、或端子BE与第I电极111之间，也可以串
联连接晶体管或二极管。HR化脉冲生成电路202H相对于基准的-端子将产生正电压脉冲的一侧设为+端子，-端子与节点N2连接，+端子与节点NI连接。
LR化脉冲生成电路202L相对于基准的-端子将产生正电压脉冲的一侧设为+端子，-端子与节点NI连接，+端子与节点N2连接。参考单元201a的TE端子经由开关SWaO、SWa2及SWa4分别与节点NI、节点N3及输出端子208连接，参考单元201a的BE端子经由开关SWal及SWa3分别与节点N2及地面(接地电位)连接。参考单元201b的TE端子经由开关SWbO、SWb2及SWb4分别与节点NI、节点N4及输出端子208连接，参考单元201b的BE端子经由开关SWbl及SWb3分别与节点N2及地面连接。利用根据判定电路205的判定结果从控制电路206供给的控制信号(未图示)，使各开关接通、断开，将在后面详细进行叙述。尤其是，开关SWaO和SWal的对、及开关SWbO和SWbl的对分别同时被接通或断开。 在这样构成的参考单元电路200中，开关SWaO、SWal、SWbO、SWbI为施加电路的一例，开关SWa3、SWa4、SWb3、Sffb4为输出电路的一例。图7是表示脉冲生成电路202的一个具体例的电路图。HR化脉冲生成电路202H包括反相器210，将高电阻化脉冲指示信号P_HR作为输入；P型MOS晶体管211，将该反相器210的输出连接到栅极输入，将源极/漏极端子中的一个连接到高电阻化用电源VHR，将另一个连接到节点NI ;以及N型MOS晶体管212，将高电阻化脉冲指示信号P_HR作为栅极输入，将源极/漏极端子中的一个连接到地面，将另一个连接到节点N2。LR化脉冲生成电路202L包括反相器213，将低电阻化脉冲指示信号P_LR作为输入；P型MOS晶体管214，将该反相器213的输出连接到栅极输入，将源极/漏极端子中的一个连接到低电阻化用电源VLR，将另一个连接到节点N2 ;以及N型MOS晶体管215，将低电阻化脉冲指示信号P_LR作为栅极输入，将源极/漏极端子中的一个连接到地面，将另一个连接到节点NI。图8是表示读出电路203的一个具体例的电路图。负载电路203a包括P型MOS晶体管220，栅极连接到读出指示信号(由控制电路206供给的信号)，源极/漏极端子中的一个连接到电源电压、另一个连接到节点Sa jPN型MOS晶体管221，栅极连接到规定的电压源VCLMP，源极/漏极端子中的一个连接到节点Sa、另一个连接到节点N3。负载电路203b包括P型MOS晶体管222，栅极连接到读出指示信号(由控制电路206供给的信号)，源极/漏极端子中的一个连接到电源电压、另一个连接到节点Sb ;和N型MOS晶体管223，将栅极连接到规定的电压源VCLMP，将源极/漏极端子中的一个连接到节点Sb、另一个连接到节点N4。另外，从电压源VCLMP的电压值下降了 N型MOS晶体管221或N型MOS晶体管223的阈值电压VT左右的电压值大致对应于在节点N3或节点N4即参考单元201a或参考单元201b上所施加的最大电压值。以该电压值不会成为在参考单元201a或参考单元201b的读出动作中带来干扰的电压值的方式，设定该电压源VCLMP的电压值。在本实施例中，将VCLMP设定为O. 9V，向参考单元201a及参考单元201b不会施加O. 5V以上的电压。此外，为了将参考单元201a和参考单元201b的读出动作设为同一条件，分别以相同的晶体管尺寸、对称形状的布局图案设计P型MOS晶体管220和P型MOS晶体管222、N型MOS晶体管221和N型MOS晶体管223。图9是表示判定电路205的一个具体例的电路图。判定电路205将比较器204的输出SOUT作为输入。并且，通过将SOUT作为输入的反相器230、以及将其输出连接到数据输入端子、将基准时钟CLK连接到时钟输入端子、将读取使能(read enable)信号的相反极性信号/REN( “/”表示相反极性)连接到载荷保持(load hold)端子的载荷保持型D-FF231，将其输出作为结果判定信号CONTA。此外，通过将SOUT连接到数据输入端子、将基准时钟CLK连接到时钟输入端子、将读取使能信号的相反极性信号/REN连接到载荷保持端子的载荷保持型D-FF233，将其输出作为结果判定信号CONTB。另外，载荷保持型D-FF在向载荷保持端子输入了 “L”电平时，与基准时钟CLK的·上升沿同步地锁存数据输入端子的数据。此外，是具有在向载荷保持端子输入了 “H”电平时、与基准时钟的输入无关地继续锁存前一状态的数据的功能的D-FF电路。以下，关于参考单元电路200的具体设定方法，参照图10所示的流程图说明对参考单元201a或参考单元201b设定LR状态下的电阻的上限值LRmax的情况。在图10的流程图中，将参考单元201a、201b分别简略标记为参考单元A、参考单元B。图10是表示将参考单元A或参考单元B设定为LR状态下的电阻的上限值LRmax的设定方法的一例的流程图。(步骤SI)将计数电路207的计数值C复位为O。并且，读出参考单元A、B的电阻值RA、RB，
并比较两者。具体而言，将开关SWa2、SWb2、Sffa3 及 SWb3 接通，并将开关 SWaO、SffbO、SWal、SffbI、Sffa4及SWb4断开。并且，将参考单元201a及201b分别连接到负载电路203a及203b。此时，电流从P型MOS晶体管220及N型MOS晶体管221经过参考单元201a流向地面，向节点Sa输出根据参考单元201a的电阻值及N型MOS晶体管221的导通电阻值的合计值与P型MOS晶体管220的导通电阻值之比决定的电压。同样，电流从P型MOS晶体管222及N型MOS晶体管223经过参考单元201b流向地面，向节点Sa输出根据参考单元201b的电阻值及N型MOS晶体管223的导通电阻值的合计值与P型MOS晶体管222的导通电阻值之比决定的电压。通过比较器204，比较节点Sa及节点Sb的各自的输出电压。(步骤S2)在判定为RA < RB的情况下，对参考单元A进行写入动作。具体而言，仅接通开关SffaO及SWal，由HR化脉冲生成电路202H以节点N2为基准，在规定期间(本实施例中为50ns)内向节点NI施加正电压VHR的脉冲电压。由于向TE端子施加了以BE端子为基准的正电压脉冲，因此参考单元A变为高电阻状态。接着，这次由LR化脉冲生成电路202L以节点NI为基准，在规定期间(本实施例中为50ns)内向节点N2施加正电压VLR的脉冲电压。参考单元A向BE端子施加了以TE端子为基准的正电压脉冲，因此变为低电阻状态。而在判定为RA > RB的情况下，对参考单元B进行写入动作。此时的动作除了仅接通开关SWbO及SWbl这一点以外，与上述情况相同。(步骤S3)使计数电路207的设定值C加I。并且，通过与步骤SI中的说明相同的方法读出参考单元A、B的电阻值RA、RB，并比较两者。并且，在计数电路207的计数值C小于规定的设定次数Ntl的情况下，针对对被判定为电阻值低的一个参考单元，返回步骤S2再次进行写入动作。(步骤S4)在步骤S3中，在判定为计数电路207的计数值C等于规定的设定次数Ntl的情况下，将在该时间点被判定为参考单元的电阻值高的一个参考单元连接到输出端子208。具体而言，在RA > RB的情况下，接通开关SWa3及SWa4，其他开关全部被断开。在RA < RB的情况下，接通开关SWb3及SWb4，将其他开关全部断开。 由此，结束设定动作。图11是说明以上述步骤执行了设定方法时的、参考单元A、B的电阻值的变化的思考方法的图表。分布400表示在本发明的基础数据一项中说明的I个存储器单元所具备的LR位散布。黑圈表示参考单元A的电阻值，白圈表示参考单元B的电阻值。另外，上述电阻值是用于说明的假设值。在该设定方法的初期(第I次比较时)，设参考单元A的电阻值RA比参考单元B的电阻值RB高(RA > RB)。此时，对参考单元B进行第I次写入动作。其结果，进行第2次比较时，以基于分布400的概率，将参考单元B设定为新的电阻值。在此，设参考单元B的电阻值RB被设定为比第I次比较时的电阻值高、且比参考单元A的电阻值RA高的值。此时，对电阻值低的参考单元A进行第2次写入动作。同样反复进行第3次以后的比较及写入动作。在此，进行第8次比较时，参考单元A的电阻值被设定为超过参考单元B的电阻值。其结果，对参考单元B进行第8次以后的写入动作。进行第10次比较时，参考单元A的电阻值被设定为比参考单元B的电阻值高、且接近分布400的上限值。如上所述那样设定的电阻值基本上是按基于分布400的概率设定的。若进行写入动作，则发现电阻值被设定为比之前的状态高的状态的情况、以及电阻值被设定为比之前的状态低的情况，通过进一步反复进行写入动作，按概率发现一个参考单元的电阻值会超过另一个参考单元的电阻值的状态。并且，若反复进行规定的次数以上的写入动作，则一个参考单元能够收敛到无限接近分布400的上限值(参考单元的电阻值的高侧)的状态。例如，若假设分布400为正态分布，则通过反复进行1000次该动作，可期待发现3次左右超过3 σ的状态。也可以将在图10的流程图中说明的计数值的设定次数Ntl设定为这样按概率期待的次数。或者，像图11的图表中所示的第2次到第7次的状态那样，一个参考单元超过另一个参考单元的电阻值之前，对上述一个参考单元进行的写入动作连续进行的次数随着所设定的电阻值接近上限值而增加。因此，也可以是以下结构设置测量对I个参考单元连续进行写入动作的次数的计数器，在即使对一个参考单元(电阻值更低的参考单元)进行超过规定次数的写入动作，该一个参考单元的电阻值也没有超过另一个参考单元(电阻值更高的参考单元)的电阻值的情况下，就此停止。接着，利用功能动作表统一说明参考单元电路200的功能性动作。在以下说明中，除了对参考单元设定LR状态下的电阻分布的上限值LRmax的情况以外，利用功能动作表说明对参考单元分别设定LR状态下的电阻分布的下限值LRmin及HR状态下的电阻分布的上限值HRmax、下限值HRmin时的参考单元电路200的功能性动作。(I)对参考单元设定LR状态下的电阻分布的上限值LRmax的情况表I表示对参考单元设定LR状态下的电阻分布的上限值LRmax时的参考单元电路的功能动作。[表 I]设定接近LRmax (低电阻状态的最高电阻状态)的状态时的控制
权利要求
1.一种参考单兀电路，具备 第I参考单元及第2参考单元，利用可变电阻元件而构成，该可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态、与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值高于上述第I范围的上限电阻值； 比较器，比较上述第I参考单元的电阻值与上述第2参考单元的电阻值； 控制电路； 施加电路，向上述第I参考单元及上述第2参考单元中的从上述控制电路指示的参考单元施加用于将该参考单元设定为上述低电阻状态及上述高电阻状态中的任一方、即目标状态的电信号；以及 输出电路，在输出端子上电连接了上述第I参考单元及上述第2参考单元中的从上述控制电路指示的参考单元， 上述控制电路为了使上述第I参考单元的电阻值或上述第2参考单元的电阻值接近作为上述目标状态下的下限电阻值或上限电阻值的目标电阻值，执行I次以上的以下动作上述第I参考单元及上述第2参考单元中的由上述比较器进行的比较动作；和写入动作，与上述比较器的每一次的比较结果对应地，通过上述施加电路对离上述目标电阻值更远的参考单元施加上述电信号， 上述控制电路在上述写入动作之后，执行以下输出动作在上述第I参考单元及上述第2参考单元中，与上述比较器的比较结果对应地，通过上述输出电路在上述输出端子上电连接与上述目标电阻值更近的参考单元。
2.根据权利要求I所述的参考单元电路，其中， 所述参考单元电路还包括生成上述电信号的脉冲生成电路。
3.根据权利要求I或2所述的参考单元电路，其中， 作为上述电信号，上述施加电路向从上述控制电路指示的参考单元施加第I脉冲信号和第2脉冲信号，上述第I脉冲信号用于将上述第I参考单元及上述第2参考单元设定为与上述低电阻状态及上述高电阻状态中的上述目标状态不同的电阻状态，上述第2脉冲信号用于在该第I脉冲信号之后将上述第I参考单元及上述第2参考单元设定为上述目标状态。
4.根据权利要求I至3的任一项所述的参考单元电路，其中， 上述第I参考单元及上述第2参考单元将上述可变电阻元件和晶体管串联连接而成。
5.根据权利要求I至3的任一项所述的参考单元电路，其中， 上述第I参考单元及上述第2参考单元将上述可变电阻元件和二极管串联连接而成。
6.根据权利要求I至5的任一项所述的参考单元电路，其中， 上述可变电阻元件由钽氧化物构成。
7.根据权利要求I至6的任一项所述的参考单元电路，其中， 上述控制电路为了使上述第I参考单元或上述第2参考单元接近上述低电阻状态下的上限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更低的参考单元施加用于将该参考单元设定为上述低电阻状态的电信号，在上述输出动作中，通过上述输出电路，在上述输出端子上电连接上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更高的参考单元。
8.根据权利要求I至6的任一项所述的参考单元电路，其中， 上述控制电路为了使上述第I参考单元或上述第2参考单元接近上述低电阻状态下的下限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更高的参考单元施加用于将该参考单元设定为上述低电阻状态的电信号，在上述输出动作中，通过上述输出电路，在上述输出端子上电连接上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更低的参考单元。
9.根据权利要求I至6的任一项所述的参考单元电路，其中， 上述控制电路为了使上述第I参考单元或上述第2参考单元接近上述高电阻状态下的上限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第I参考单元及上述 第2参考单元中的、被上述比较器判定为电阻值更低的参考单元施加用于将该参考单元设定为上述高电阻状态的电信号，在上述输出动作中，通过上述输出电路，在上述输出端子上电连接上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更高的参考单元。
10.根据权利要求I至6的任一项所述的参考单元电路，其中， 上述控制电路为了使上述第I参考单元或上述第2参考单元接近上述高电阻状态下的下限电阻值，在每次执行上述写入动作时，通过上述施加电路，向上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更高的参考单元施加用于将该参考单元设定为上述高电阻状态的电信号，在上述输出动作中，通过上述输出电路，在上述输出端子上电连接上述第I参考单元及上述第2参考单元中的、被上述比较器判定为电阻值更低的参考单元。
11.根据权利要求I至10的任一项所述的参考单元电路，其中， 上述参考单元电路还包括I组上述第I参考单元、上述第2参考单元、上述比较器、上述施加电路及上述输出电路， 上述控制电路在上述各组中执行上述I次以上的上述写入动作及上述输出动作， 上述参考单元电路还包括 第2比较器，比较每一组的与上述输出端子连接的参考单元的电阻值；和 第2输出电路，将每一组的与上述输出端子连接的参考单元中的、与上述第2比较器的比较结果对应的参考单元连接到输出端子上。
12.一种可变电阻型非易失性存储装置，具备 存储器单元阵列，以矩阵状排列了利用可变电阻元件构成的多个存储器单元，上述可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态、与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值高于上述第I范围的上限电阻值； 参考电路，具有I个以上的权利要求I至10的任一项所述的参考单元电路，生成用于以该参考单元电路的与输出端子连接的参考单元的电阻值为基准来判定上述多个存储器单元各自的电阻状态的基准电平；以及 读出电路，通过比较从各个上述存储器单元得到的信号电平、与由上述参考电路生成的基准电平，从而判定上述存储器单元处于低电阻状态及高电阻状态中的哪个状态。
13.根据权利要求12所述的可变电阻型非易失性存储装置，其中， 上述参考电路包括 权利要求7或8所述的参考单元电路、即第I参考单元电路；和 权利要求9或10所述的参考单元电路、即第2参考单元电路。
14.根据权利要求13所述的可变电阻型非易失性存储装置，其中， 上述第I参考单元电路为权利要求7所述的参考单元电路， 上述第2参考单元电路为权利要求10所述的参考单元电路， 上述参考电路生成与上述第I参考单元电路的连接到输出端子上的参考单元的电阻值、和上述第2参考单元电路的连接到输出端子上的参考单元的电阻值的中间电阻值对应的基准电平。
15.一种可变电阻型非易失性存储装置，具备 存储器单元阵列，以矩阵状排列了利用可变电阻元件构成的多个存储器单元，上述可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态、与具有第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述第2范围的下限电阻值高于上述第I范围的上限电阻值； 刷新指示电路，具有权利要求I至10的任一项所述的参考单元电路，通过使该参考单元电路的与输出端子连接的参考单元的电阻值成为预先确定的值，从而输出刷新指示信号；以及 控制电路，若输出上述刷新指示信号，则对上述存储器单元阵列的至少一部分存储器单元进行刷新动作，在该刷新动作中，暂时进行读出动作之后再次写入同一数据。
16.根据权利要求15所述的可变电阻型非易失性存储装置，其中， 上述参考单元电路为权利要求7所述的参考单元电路， 上述刷新指示电路在上述参考单元电路的与输出端子连接的参考单元的电阻值上升至预先确定的值时，输出上述刷新指示信号。
17.根据权利要求15所述的可变电阻型非易失性存储装置，其中， 上述参考单元电路为权利要求10所述的参考单元电路， 上述刷新指示电路在上述参考单元电路的与输出端子连接的参考单元的电阻值下降至预先确定的值时，输出上述刷新指示信号。
18.根据权利要求12至17的任一项所述的可变电阻型非易失性存储装置，其中， 上述参考单元电路在上述可变电阻型非易失性存储装置的制造工序中，在执行I次以上的上述写入动作之后，通过上述输出电路，在输出端子上电连接上述第I参考单元及上述第2参考单元中的与上述比较器的比较结果对应的参考单元。
19.根据权利要求12至14的任一项所述的可变电阻型非易失性存储装置，其中， 上述参考单元电路在上述可变电阻型非易失性存储装置的休眠或空闲状态的期间内，通过上述施加电路执行I次以上的上述写入动作之后，通过上述输出电路，在上述输出端子上电连接上述第I参考单元及上述第2参考单元中的与上述比较器的比较结果对应的参考单元。
20.根据权利要求15至17的任一项所述的可变电阻型非易失性存储装置，其中，若输出上述刷新指示，则上述参考单元电路执行I次以上的上述写入动作之后，通过上述输出电路，在上述输出端子上电连接上述第I参考单元及上述第2参考单元中的与上述比较器的比较结果对应的参考单元。
21.—种参考单元电路的设定方法，该参考单元电路具备利用可变电阻元件构成的第I参考单元及第2参考单元，该可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态、与具有下限电阻值高于上述第I范围的上限电阻值的第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述参考单元电路的设定方法包括 I次以上的更新步骤，为了使上述第I参考单元的电阻值或上述第2参考单元的电阻值接近作为上述低电阻状态及上述高电阻状态中的任一方、即目标状态下的下限电阻值或上限电阻值的目标电阻值，在上述第I参考单元及上述第2参考单元中，与上述第I参考单元的电阻值及上述第2参考单元的电阻值的每一次的比较结果对应地，对离上述目标电阻值更远的参考单元施加用于将该参考单元设定为上述目标状态的电信号；和 输出步骤，在上述更新步骤之后，在上述第I参考单元及上述第2参考单元中，与上述第I参考单元的电阻值和上述第2参考单元的电阻值的比较结果对应地，将离上述目标电阻值更近的参考单元电连接到输出端子上。
22.一种可变电阻型非易失性存储装置的控制方法，所述可变电阻型非易失性存储装置包括利用可变电阻元件构成的多个存储器单元、第I参考单元及第2参考单元，上述可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态、与具有下限电阻值高于上述第I范围的上限电阻值的第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述多个存储器单元排列成矩阵状而构成存储器单元阵列，上述第I参考单元及上述第2参考单元构成参考单元电路，上述可变电阻型非易失性存储装置的控制方法包括 对上述参考单元电路执行权利要求21所述的设定方法所包括的各步骤的步骤； 基准电平生成步骤，生成用于以上述参考单元电路的与输出端子连接的参考单元的电阻值为基准来判定上述多个存储器单元各自的电阻状态的基准电平；以及 读出步骤，通过比较从上述多个存储器单元分别得到的信号电平与所生成的基准电平，从而判定上述存储器单元处于低电阻状态及高电阻状态中的哪个状态。
23.一种可变电阻型非易失性存储装置的控制方法，所述可变电阻型非易失性存储装置包括利用可变电阻元件构成的多个存储器单元、第I参考单元及第2参考单元，上述可变电阻元件根据电信号的施加，在具有第I范围内的电阻值的低电阻状态、与具有下限电阻值高于上述第I范围的上限电阻值的第2范围内的电阻值的高电阻状态之间可逆地发生变化，上述多个存储器单元排列成矩阵状而构成存储器单元阵列，上述第I参考单元及上述第2参考单元构成参考单元电路，上述可变电阻型非易失性存储装置的控制方法包括 对上述参考单元电路执行权利要求21所述的设定方法所包括的各步骤的步骤； 刷新指示步骤，通过使上述参考单元电路的与输出端子连接的参考单元的电阻值成为预先确定的值，从而输出刷新指示信号；以及 刷新执行步骤，若输出上述刷新指示信号，则对上述存储器单元阵列的至少一部分存储器单元进行刷新动作，在该刷新动作中，暂时进行读出动作之后再次写入同一数据。
全文摘要
包括参考单元(201a、b)，具有可变电阻元件，该可变电阻元件根据电信号的施加而在规定的低电阻状态LR与高电阻状态HR之间可逆地发生变化；比较器(204)，比较参考单元(201a、b)的电阻值；脉冲生成电路(202)，生成用于将参考单元(201a、b)设定为LR及HR中的任一方的电信号；以及控制电路(206)，控制以下动作，即将所生成的电信号施加给参考单元(201a、b)中的与比较器(204)的比较结果对应的一方，之后反复进行向参考单元(201a、b)中的与比较器(204)的新的比较结果对应的一方施加通过脉冲生成电路(202)生成的新的电信号的动作，之后将参考单元(201a、b)中的与比较器(204)的最终比较结果对应的一方连接到输出端子(208)上。
文档编号G11C13/00GK102859604SQ20128000091
公开日2013年1月2日 申请日期2012年4月12日 优先权日2011年4月13日
发明者岛川一彦 申请人:松下电器产业株式会社