一种低功耗的熔丝读取电路及方法
【专利摘要】本发明的目的是提供一种低功耗的熔丝读取电路及方法，以解决现有技术中由于熔丝未切断时存在漏电流而导致功耗增大的技术问题。该电路及方法通过控制第一开关和第二开关的交替开启，利用电容的暂存电荷的泄放和保持读取熔丝状态，工作过程中不存在直流通路，减小了功耗。进一步地，本发明的熔丝状态读取电路完成预充电，求值并锁定熔丝状态，在整个过程中电流消耗控制在uA量级，此模块电路简单易实现，面积小，功耗低，可提高上电熔丝读取的效率，降低上电风险，应用范围广。
【专利说明】—种低功耗的熔丝读取电路及方法
【技术领域】
[0001]本发明属于电路设计【技术领域】，尤其涉及一种低功耗的熔丝读取电路及方法。
【背景技术】
[0002]随着芯片技术的日益复杂，模块电路的设计指标也越来越高，但由于半导体工艺偏差的存在，大多数情况下，电路设计的参数指标在一定范围内偏移，为了能够提闻良品率，在设计中多使用修调的方式，而修调的最终结果需要采用某种形式固定，现有技术大多采用激光熔丝或电熔丝的方式，其中激光熔丝使用最普遍。目前很多电路使用了通过电阻，二极管等方式固定上拉激光熔丝的一端，熔丝如果存在，则上拉点会强制为0，如果熔丝被烧断，则上拉点为1，但这种方式对熔丝未烧断时存在恒定的漏电流经过熔丝，如果整个芯片电路包含多个此类的熔丝状态读取电路，将会消耗相当大的电流，进而使整个芯片的功耗增大。
【发明内容】
[0003]本发明的目的是提供一种低功耗的熔丝读取电路及方法，以解决现有技术中由于熔丝未切断时存在漏电流而导致功耗增大的技术问题。
[0004]本发明的技术解决方案是:
[0005]本发明提供一种低功耗的熔丝读取电路，包括熔丝、上电复位及熔丝状态读取模块、锁存模块、逻辑判断模块、第一开关和第二开关；所述熔丝一端接地，另一端用于接收控制信号；第一开关一端用于连接外部电源，另一端与上电复位及熔丝状态读取模块连接；第二开关一端与上电复位及熔丝状态读取模块连接，另一端与熔丝接收控制信号端连接；上电复位及熔丝状态读取模块用于监测外部电源电压，根据电源电压的大小控制第一开关和第二开关的导通和关闭，以及读取熔丝状态并输出信号；所述锁存模块是与熔丝并联的电容；用于当熔丝状态为烧断时，将电容的状态锁存，用时关闭第一开关的电路通路；所述逻辑判断模块用于确定所述熔丝状态。
[0006]上述上电复位及熔丝状态读取模块内置的时序产生模块，产生读取和锁存熔丝状态的时序，控制熔丝状态读取电路的工作。
[0007]上述第一开关、第二开关均为金属氧化物半导体晶体管。
[0008]上述第一开关与第二开关之间串联一个用于限制峰值电流电阻。
[0009]本发明还提供一种低功耗的熔丝读取方法，包括以下步骤:
[0010]I]上电复位模块监测外部电源电压，在电压达到阈值电压时，第一数字逻辑电平置为低电平，第一开关导通，对电容进行预先充电；
[0011]2]电容完成充电后，熔丝状态信号置为高电平，此时第一开关关闭，第二开关导通；
[0012]3]第二开关导通后进行熔丝状态的读取，如果熔丝的状态为连接，则步骤I中存储在电容上的电荷将流经第二开关和熔丝进行泄放，使得电容的上极板最终状态为低；如果熔丝的状态为烧断，则存储在电容上的电荷将保持，使得电容的上极板最终状态为高；
[0013]4]上电复位模块在熔丝状态被读取到电容的上极板后将第二数字逻辑电平置为高电平，将电容上的状态输入至锁存模块，并由锁存模块输出；
[0014]5]第二数字逻辑电平置为低电平，将电容的状态锁存，同时第一数字逻辑电平置为高电平，关闭第一开关的电流通路。
[0015]本发明的优点如下:
[0016]本发明提供的低功耗的熔丝读取电路及方法，通过控制第一开关和第二开关的交替开启，利用电容的暂存电荷的泄放和保持读取熔丝状态，工作过程中不存在直流通路，减小了功耗。进一步地，本发明的熔丝状态读取电路完成预充电，求值并锁定熔丝状态，在整个过程中电流消耗控制在uA量级，此模块电路简单易实现，面积小，功耗低，可提高上电熔丝读取的效率，降低上电风险，应用范围广。
【专利附图】
【附图说明】
[0017]图1是本发明的熔丝状态读取装置的结构示意图。
【具体实施方式】
[0018]本发明的主要关键在于通过控制MPl和MNl的交替开启，利用Cl的暂存电荷的泄放和保持得到FUSE的状态，工作过程中不存在直流通路，减小了功耗。
[0019]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0020]本发明提供一种熔丝状态读取电路，包括，
[0021]熔丝，包括与控制信号连接的第一端和与地连接的第二端；
[0022]上电复位模块，用于监测外部电源电压；根据电源电压的大小控制开关的导通和关闭；
[0023]开关，包括第一开关和第二开关，其中，所述第一开关，包括与连接外部电源的第一端和与上电复位模块连接的第二端；所述第二开关，包括与上电复位模块连接的第一端和与熔丝连接的第二端；
[0024]逻辑判断模块，提供一第一数字逻辑电平和一第二数字逻辑电平，用于确定所述熔丝状态；
[0025]熔丝状态读取模块，根据熔丝第一端和第二端的信号输出，读取熔丝状态，并提供一输出信号；
[0026]锁存模块，包括与熔丝并联的一电容；用于当熔丝状态为烧断时，将电容的状态锁存，用时关闭第一开关的电路通路。
[0027]本实施例的熔丝状态读取电路，通过上电复位模块探测电源电压高低，在电源达到阈值电压时，产生读取时序，读取过程分为电容预充电、根据熔丝状态求值和状态锁定3个状态。注意，在此的阈值电压必须大于VTP+VTN。
[0028]图1是本发明的熔丝状态读取装置的结构示意图。如图1所述。[0029]实际应用中，芯片上电过程中，由芯片的上电复位模块在外电压足够的状态下，首先将电容预充电，然后产生fuse_sense信号,将熔丝状态读取,最后产生fuse_latch信号，将状态锁定，同时关闭fuse_sense彳目号，关闭电流通路。
[0030]另外，使用本发明成功在某芯片中内置138个熔丝，实现上电初始状态的控制，上电电流尖峰浪涌电流，工作长期可靠。
[0031]本发明提供的熔丝状态读取电路及读取方法，通过控制第一开关和第二开关的交替开启，利用电容的暂存电荷的泄放和保持读取熔丝状态，工作过程中不存在直流通路，减小了功耗。进一步地，本发明的熔丝状态读取电路完成预充电，求值并锁定熔丝状态，在整个过程中电流消耗控制在uA量级，此模块电路简单易实现，面积小，功耗低，可提高上电熔丝读取的效率，降低上电风险，应用范围广。
[0032]优选地，所述上电复位模块还包括，如果电源电压大于阈值电压时，第一数字逻辑电平置为低电平，第一开关导通，对电容进行预先充电。
[0033]优选地，所述上电复位模块还包括，内置的时序产生模块，产生读取和锁存熔丝状态的时序，控制熔丝状态读取电路的工作。
[0034]由于该电路通过内置的时序产生模块，产生读取和锁存熔丝状态的时序，控制整个电路的工作，在读取过程中仅有短暂的小电流，显著降低了功耗。
[0035]优选地，所述熔丝状态读取模块还包括，如果熔丝的状态为连接，则存储在电容上的电荷将流经第二开关和熔丝进行泄放，使得电容的上极板最终状态为低；如果熔丝的状态为烧断，则存储在电容上的电荷将保持，使得电容的上极板最终状态为高。
[0036]优选地，所述开关为金属氧化物半导体晶体管。
[0037]实际中，所述第一开关MNl为NMOS FET，所述第二开关MPl为PMOS FET，并在丽I与丽2之间串联一个电阻，用于限制峰值电流，丽I的栅级G与fuse_sense连接，丽I的漏极D连接电阻和fuse sense Iach模块，丽I的源极S连接熔丝。
[0038]本发明还提供一种熔丝状态读取方法，包括以下步骤:
[0039]I]上电复位模块，监测外部电源电压，在电压达到阈值电压时第一数字逻辑电平置为低电平，第一开关导通，对电容进行预先充电；
[0040]2]在电容完成充电后，熔丝状态信号置为高电平，此时第一开关关闭，第二开关导通；
[0041]3]读取熔丝状态，如果熔丝的状态为连接，则存储在电容上的电荷将流经第二开关和熔丝进行泄放，使得电容的上极板最终状态为低；如果熔丝的状态为烧断，则存储在电容上的电荷将保持，使得电容的上极板最终状态为高；
[0042]4]上电复位模块在熔丝状态被读取到电容的上极板后将第二数字逻辑电平置为高电平，将电容上的状态输入至锁存模块，并由锁存模块输出；
[0043]5]第二数字逻辑电平置为低电平，将电容的状态锁存，同时第一数字逻辑电平置为高电平，关闭第一开关的电流通路。
[0044]本发明提供的熔丝状态读取方法，通过控制第一开关和第二开关的交替开启，利用电容的暂存电荷的泄放和保持读取熔丝状态，工作过程中不存在直流通路，减小了功耗。进一步地，本发明的熔丝状态读取方法首先完成预充电，求值并锁定熔丝状态，在整个过程中电流消耗控制在UA量级，此模块电路简单易实现，面积小，功耗低，可提高上电熔丝读取的效率，降低上电风险，应用范围广。
[0045]最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。本发明的电路原理示意参见图1。
[0046]本发明的实施流程为:
[0047]I]上电复位模块，监测外部电源电压，在电压足够高时首先将fuse_sense置为0，MPl开启，对电容Cl进行预先充电。
[0048]2]在电容Cl完成充电后，fuse_sense信号被置为高电平，此时MPl关闭，MNl开
启O
[0049]3]熔丝状态读取:如果FUSE (熔丝)的状态为连接，则存储在电容Cl上的电荷将流经MNl和熔丝进行泄放，使得电容Cl的上极板最终状态为低；如果FUSE (熔丝)的状态为断开，则存储在电容Cl上的电荷将保持，使得电容Cl的上极板最终状态为高。
[0050]4]由上电复位模块在熔丝状态被读取到Cl的上极板后将fuse_latch置1，将Cl上的状态输入至SOFT Fuse latch模块，并由FUSE_0UT输出。
[0051]5]fuse_latch置0，将Cl的状态锁存，同时fuse_sense置1，关闭MPl的电流通路。
【权利要求】
1.一种低功耗的熔丝读取电路，其特征在于:包括熔丝、上电复位及熔丝状态读取模块、锁存模块、逻辑判断模块、第一开关和第二开关；所述熔丝一端接地，另一端用于接收控制信号；第一开关一端用于连接外部电源，另一端与上电复位及熔丝状态读取模块连接；第二开关一端与上电复位及熔丝状态读取模块连接，另一端与熔丝接收控制信号端连接；上电复位及熔丝状态读取模块用于监测外部电源电压，根据电源电压的大小控制第一开关和第二开关的导通和关闭，以及读取熔丝状态并输出信号；所述锁存模块是与熔丝并联的电容；用于当熔丝状态为烧断时，将电容的状态锁存，用时关闭第一开关的电路通路；所述逻辑判断模块用于确定所述熔丝状态。
2.根据权利要求1所述的低功耗的熔丝读取电路，其特征在于:所述上电复位及熔丝状态读取模块内置的时序产生模块，产生读取和锁存熔丝状态的时序，控制熔丝状态读取电路的工作。
3.根据权利要求2所述的低功耗的熔丝读取电路，其特征在于:所述第一开关、第二开关均为金属氧化物半导体晶体管。
4.根据权利要求1至3任一所述的低功耗的熔丝读取电路，其特征在于:所述第一开关与第二开关之间串联一个用于限制峰值电流电阻。
5.一种低功耗的熔丝读取方法，其特征在于，包括以下步骤: 1]上电复位模块监测外部电源电压，在电压达到阈值电压时，第一数字逻辑电平置为低电平，第一开关导通，对电容进行预先充电； 2]电容完成充电后，熔丝状态信号置为高电平，此时第一开关关闭，第二开关导通； 3]第二开关导通后进行熔丝状态的读取，如果熔丝的状态为连接，则步骤I中存储在电容上的电荷将流经第二开关和熔丝进行泄放，使得电容的上极板最终状态为低；如果熔丝的状态为烧断，则存储在电容上的电荷将保持，使得电容的上极板最终状态为高； 4]上电复位模块在熔丝状态被读取到电容的上极板后将第二数字逻辑电平置为高电平，将电容上的状态输入至锁存模块，并由锁存模块输出； 5]第二数字逻辑电平置为低电平，将电容的状态锁存，同时第一数字逻辑电平置为高电平，关闭第一开关的电流通路。
【文档编号】G11C17/18GK103915118SQ201310653381
【公开日】2014年7月9日 申请日期:2013年12月4日 优先权日:2013年12月4日
【发明者】田泽, 邵刚, 郎静, 李世杰, 杨峰, 郭蒙, 王泉 申请人:中国航空工业集团公司第六三一研究所