内容可寻址存储器的制造方法
【专利摘要】本实用新型提供了一种内容可寻址存储器，包括由M行CAM(内容可寻址存储器)单元构成的CAM阵列、匹配度排序单元和地址编码器，其中M为大于或等于2的整数，其特征在于：所述CAM阵列中位于同一行的所有CAM单元的匹配线连接到匹配度排序单元，所述匹配度排序单元通过M根信号线连接到地址编码器；所述匹配度排序单元用于在匹配周期内根据CAM阵列的M行CAM单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。本实用新型不仅可实现多个相似数据字的排序输出，而且比较操作速度快、对整体CAM速度的影响小。
【专利说明】内容可寻址存储器
【技术领域】
[0001]本实用新型涉及存储器领域，更具体地说，涉及一种内容可寻址存储器。
【背景技术】
[0002]内容可寻址存储器(Content Addressable Memory, CAM)是根据所存储数据的内容而不是存储数据的位置来访问和修改数据的存储设备。由于CAM具有高速、并行、易扩展和实现灵活等特点，目前已被可以广泛地用于网络应用、高速数据处理等。在进行数据搜索时，CAM将接收的搜索数据字与CAM中的所有实体进行比较，以确定在搜索数据字和CAM中的实体之间存在单个匹配、多个匹配还是不匹配。在CAM的行中的每一个存储位置与匹配线相连，该匹配线指示在所存储的数据字和搜索字之间比较的匹配或不匹配结果，并可由优先编码器来处理指示匹配状态的所有匹配线，以确定作为CAM的输出而提供的最高优先级的匹配地址。
[0003]上述内容可寻址存储器可确定在搜索数据字和CAM中的实体之间存在单个匹配、多个匹配还是不匹配，其输出结果是匹配或不匹配，这种匹配机制可应用于网络通信。
[0004]然而，在许多其他需要进行匹配的应用领域，例如模式识别、人工智能，往往需要判断搜索数据字与CAM中实体之间存在的匹配度或相似度，即两个比较字中匹配位数的程度，匹配位数越多，说明这两个比较字越相似，识别的准确率就越高。而且，在很多应用中，不仅需要获得最相似(或最匹配)的结果，还需要获得第二相似、第三相似等的排序结果，以便于后续的处理。
[0005]此外，在模式识别、人工智能中，进行匹配度运算都是靠高速CPU或DSP进行的，其将待搜索数据字与模式识别的字库中的模板字一个一个串行比较，整体匹配时间比较长，对于大模板库难于进行实时匹配。
实用新型内容
[0006]本实用新型要解决的技术问题在于，针对上述内容可寻址存储器无法实现相似度匹配及根据相似程度排序输出的问题，提供一种内容可寻址存储器。
[0007]本实用新型解决上述技术问题的技术方案是，提供一种内容可寻址存储器，包括由M行CAM单元构成的CAM阵列、匹配度排序单元和地址编码器，其中M为大于或等于2的整数，所述CAM阵列中位于同一行的所有CAM单元的匹配线连接到匹配度排序单元，所述匹配度排序单元通过M根信号线连接到地址编码器；所述匹配度排序单元用于在匹配周期内根据CAM阵列的M行CAM单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。
[0008]在本实用新型所述的内容可寻址存储器中，所述匹配度排序单元包括M个支路，且每一所述CAM单元的匹配线分别经由一个支路连接到一根信号线；每一所述支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，所述第一锁存单元经由放电子单元接地且该放电子单元的控制端经由一个或门连接到第一复位信号及所在支路的求大子单元中输出单元的输出端。
[0009]在本实用新型所述的内容可寻址存储器中，每一所述第一锁存子单元包括第一开关、第一电容，且所述第一电容的第一端经由第一开关连接到CAM单元的匹配线、第二端接地，所述M个支路中所有第一锁存子单元的第一开关由同一第一控制信号控制断开和闭合；每一所述第二锁存子单元包括第二开关、第二电容，且所述第二电容的第一端经由第二开关连接到所在支路的第一锁存子单元的输出端，所述M个支路中所有第二锁存子单元的第二开关的控制端连接到同一第二控制信号。
[0010]在本实用新型所述的内容可寻址存储器中，每一所述求大子单元包括第三开关、P型MOS管及M-1个N型MOS管，且同一求大子单元中的M-1个N型MOS管的源极分别接地、栅极分别经由其他M-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该M-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极；所述M个支路中所有求大子单元的第三开关的控制端连接到同一第三控制信号。
[0011]在本实用新型所述的内容可寻址存储器中，每一所述复位子单元包括第四开关，且该第四开关接于求大子单元中输出单元的输入端与参考地之间；所述M个支路中的所有复位子单元的控制端连接到同一第二复位信号。
[0012]在本实用新型所述的内容可寻址存储器中，每一支路中的第一锁存子单元包括一个同相输入端连接第一电容的第一端的运算放大器，且该运算放大器的输出端和反相输入端连接到第一锁存子单元输出端。
[0013]在本实用新型所述的内容可寻址存储器中，每一支路中的放电子单元包括连接在对应第一电容的第一端与参考地之间的第五开关，且该第五开关的控制端经由一个或门连接到所在支路的求大子单元中输出单元的输出端及第一复位信号。
[0014]在本实用新型所述的内容可寻址存储器中，所述内容可寻址存储器还包括一个计数单元，该计数单元用于在任一信号线输出特征电平信号时计数一次并在所述计数值达到预设值时使匹配度排序单元进入下一匹配周期的运行。
[0015]本实用新型的内容可寻址存储器，不仅可将与搜索字相似的匹配结果按相似程度排序输出，而且相对于电流型求大电路，其比较速度快、对整体CAM速度的影响小。
【专利附图】
【附图说明】
[0016]图1是本实用新型内容可寻址存储器实施例的示意图。
[0017]图2是图1中CAM单元的示意图。
[0018]图3是图1中匹配度排序单元的具体实现的示意图。
[0019]图4是本实用新型内容可寻址存储器的各电压信号时序图。
【具体实施方式】
[0020]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0021]如图1所示，是本实用新型内容可寻址存储器实施例的示意图，本实施例中的内容可寻址存储器包括由M行CAM单元构成的CAM阵列11、匹配度排序单元12和地址编码器13，其中M为大于或等于2的整数，上述CAM阵列11中位于同一行的所有CAM单元的匹配线连接到匹配度排序单元12，匹配度排序单元12通过M根信号线连接到地址编码器13。
[0022]上述CAM阵列11中，每一行CAM单元包括N个CAM单元且每一 CAM单元包括一个存储子单元111和一个匹配子单元112，N为大于或等于I的整数。如图2所示，CAM单元通过存储子单元111存储数据字并通过匹配子单元112进行搜索字和存储的数据字之间的比较(每一行CAM单元实现一个搜索字的比较)。在CAM单元进行比较时，其匹配子单元112的匹配线被预先充电至高电平，当来自搜索线的搜索字的比特位与存储子单元111存储的比特位匹配时，匹配子单元112对地的放电通路截止，从而使匹配线保持高电平；当来自搜索线的搜索字的比特位与存储子单元111的比特位不匹配时，匹配子单元112对地形成放电通道，从而使匹配线拉低。同一行CAM单元中搜索字与存储的数据字的比特位匹配越少，处于放电状态的匹配子单元112的数量越多，电压放电越快，在相同时间下电压也越低，则该行CAM的匹配线中的电压也越低；相反地，同一行CAM单元中搜索字与存储的数据字的比特位匹配越多，处于放电状态的匹配子单元112的数量越少，电压放电越慢，在相同时间下电压也越高，则该行CAM的匹配线电压也越高。
[0023]匹配度排序单元12用于根据CAM阵列的M行CAM单元中匹配线电压的大小，依次向对应的信号线(该信号线与CAM单元的匹配线一一对应)输出特征电平信号。在具体实现时，上述特征电平信号可以为高电平信号，即匹配度排序单元12根据匹配线电压从大到小的顺序，经由对应的信号线分别先后向地址编码器13输出高电平信号。
[0024]地址编码器13用于在信号线输出特征电平信号时输出该信号线对应的存储地址，从而可获得按照与搜索字的近似程度顺序排列的多个存储字的地址。
[0025]如图3所示，上述匹配度排序单元12具体可包括M个支路，且每一 CAM单元的匹配线分别经由一个支路连接到一根信号线。每一支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，且第一锁存单元经由一个控制端连接到信号线的放电子单元接地。
[0026]在具体实现时，上述每一第一锁存子单元包括第一开关K1、第一电容Cl，且第一电容Cl的第一端经由第一开关Kl连接到CAM单元的匹配线VML、第二端接参考地VSS。M个支路中所有第一锁存子单元的第一开关Kl由同一第一控制信号VctO控制断开和闭合。每一第二锁存子单元包括第二开关K3、第二电容C2，且第二电容C2的第一端经由第二开关K3连接到其所在支路的第一锁存子单元的输出端。M个支路中所有第二锁存子单元的第二开关K3由同一第二控制信号Vctl控制断开和闭合。
[0027]上述每一支路中的第一锁存子单元可包括一个同相输入端连接第一电容Cl的第一端的运算放大器0A1，且该运算放大器的输出端和反相输入端连接到第一锁存子单元输出端，用于使第一锁存子单元和第二锁存子单元的电压保持相等。
[0028]每一求大子单元包括第三开关K4、P型MOS管及M_1个N型MOS管，且同一求大子单元中的M-1个N型MOS管的源极分别接地、栅极分别经由其他M-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该M-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极;M个支路中所有求大子单元的第三开关K4由同一第三控制信号Vct2控制断开和闭合。当然，在实际应用中，上述求大子单元也可使用任何现有的求大电路代替。
[0029]每一求大子单元还可具有一个输出单元0UT1，该输出单元OUTl具有电压转换元件，并通过电压转换兀件在输入端电压大于或等于一个设定的阈值电压时输出高电平、在输入端电压小于上述设定的阈值电压时输出低电平。
[0030]每一复位子单元包括第四开关K5，且该第四开关K5接于所在支路的求大子单元中输出单元的输入端与参考地VSS之间；M个支路中的所有复位子单元的控制端由同一第二复位信号RSTl控制断开和闭合。每一放电子单元包括一个第五开关K2，且该第五开关K2的控制端连接到一个或门的输出端，该或门的第一输入端连接该第五开关K2所在支路的求大子单元中输出单元的输出端，且所有支路中的或门的第二输入端均连接到同一第一复位信号RST0。当然，在实际应用中，上述或门也可采用其他具有类似逻辑功能的电路或元件代替。
[0031]上述各个控制信号，例如第一控制信号VctO、第二控制信号Vctl、第三控制信号Vct2、第一复位信号RST0、第二复位信号RSTl等，可通过一个单独的微处理单元(或设备的中央处理单元)产生。
[0032]特别地，上述内容可寻址存储器还可包括一个计数单元，该计数单元用于在任一信号线输出特征电平信号时计数一次并在计数值达到预设值时使匹配度排序单元进入下一匹配周期的运行。通过设置计数器的预设值，可定义输出匹配结果的数量。当然上述计数单元也可通过计数第二复位信号、第一控制信号、第二控制信号、第三控制信号中的任一个来实现匹配结果数量控制。
[0033]结合图3、4，以下以三个支路描述上述匹配度排序单元12的运行过程，假定匹配线电压 VML[0]>VML[1]>VML[2]:
[0034](I)使第一复位信号RSTO及第二复位信号RSTl分别由低变高，以分别对第一锁存子单元和N型MOS管构成的求大子单元及输出电压进行复位，此时第一锁存子单元的锁存电压VA[0] = VA[1] =VA[2] = O、求大子单元中输出单元OUTl的输出电压Vo [O] =Vo [I]=Vo [2] = O ；
[0035](2)使第一控制信号VctO由低变高，三个支路的第一锁存子单元锁存匹配线电压，三个支路的第一级锁存电压VA[O] >VA[I] >VA[2]，在锁存结束后，使第一控制信号VctO由高变低；该步骤中可使用运算放大器对锁存电压进行处理，使三个支路中第一锁存子单元的输出电压 VL [O] =VA [O]、VL [I] =VA [I]、VL [2] = VA [2]；
[0036](3)使第二控制信号Vctl由低变高，三个支路的第二锁存子单元分别锁存各自连接的第一锁存子单元的输出电压，此时三个支路的第二级锁存电压VC[O] >VC[1] >VC[2]，在锁存结束后，使第二控制信号Vctl由高变低；
[0037](4)使第三控制信号Vct2由低变高，三个支路上的求大子单元对第二级锁存电压VC[0]、VC[1]、VC[2]进行求大操作，经求大子单元处理后，第一支路的第二级锁存电压VC[O]转为高电平、另外两个支路的第二级锁存电压VC[1]和VC[2]转为低电平，即求大子单元输出到三个支路的信号线的电压为Vo[0]为高电平、VC[1]和VC[2]为低电平；
[0038](5)第一支路信号线电压Vo[0]为高电平，使第五开关K2导通,第一电容Cl放电到参考地使第一级锁存电压VA[0]变为零，第二支路及第三支路中的第一级锁存电压VA [I], VA [2]保持不变；
[0039](6)第二复位信号RSTl由低变高，对N型MOS管构成的求大子单元及输出电压进行复位，此时求大子单元中输出单元OUTl的输出电压Vo[O] =Vo[I] =Vo[2] = O ；
[0040](7)使第二控制信号Vctl由低变高，三个支路的第二锁存子单元分别锁存各自连接的第一锁存子单元的输出电压，此时三个支路的第二级锁存电压VC[1]>VC[2]>VC[0]，且VC[O] = 0，在锁存结束后，使第二控制信号Vctl由高变低；
[0041](8)使第三控制信号Vct2由低变高，三个支路上的求大子单元对第二级锁存电压VC[0]、VC[1]、VC[2]进行求大操作，经求大子单元处理后，第二支路的第二级锁存电压VC[1]转为高电平、另外两个支路的第二级锁存电压VC[0]和VC[2]转为低电平，即求大子单元输出到三个支路的信号线的电压为Vo[l]为高电平、Vo[0]和Vo[2]为低电平；
[0042](9)第二支路的信号线电压Vo[l]为高电平，使第五开关K2导通，该支路中的第一电容Cl放电到参考地使第一级锁存电压VA[I]变为零，第一支路及第三支路中的第一级锁存电压VA [O]、VA [2]保持不变；
[0043](10)第二复位信号RSTl由低变高，对N型MOS管构成的求大子单元及输出电压进行复位，此时求大子单元中输出单元OUTl的输出电压Vo [O] =Vo [I] =Vo [2] = O ；
[0044](11)使第二控制信号Vctl由低变高，三个支路的第二锁存子单元分别锁存各自连接的第一锁存子单元的输出电压，此时三个支路的第二级锁存电压VC[2]>VC[0]=VC[1]，且VC[0] = VC[1] = 0，在锁存结束后，使第二控制信号Vctl由高变低；
[0045](12)使第三控制信号Vct2由低变高，三个支路上的求大子单元对第二级锁存电压VC[0]、VC[1]、VC[2]进行求大操作，经求大子单元处理后，第三支路的第二级锁存电压VC[2]转为高电平、另外两个支路的第二级锁存电压VC[0]和VC[1]转为低电平，即求大子单元输出到三根信号线的电压为Vo[2]为高电平、Vo[0]和Vo[l]为低电平。
[0046]通过上述操作，三个支路的信号线依次输出一个高电平信号，地址编码器13在接收到高电平信号时输出该信号线对应的存储地址，从而可获得按照与搜索字的近似程度顺序排列的三个存储字的地址。
[0047]以上所述，仅为本实用新型较佳的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求的保护范围为准。
【权利要求】
1.一种内容可寻址存储器，包括由M行CAM单元构成的CAM阵列、匹配度排序单元和地址编码器，其中M为大于或等于2的整数，其特征在于:所述CAM阵列中位于同一行的所有CAM单元的匹配线连接到匹配度排序单元，所述匹配度排序单元通过M根信号线连接到地址编码器；所述匹配度排序单元用于在匹配周期内根据CAM阵列的M行CAM单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。
2.根据权利要求1所述的内容可寻址存储器，其特征在于:所述匹配度排序单元包括M个支路，且每一所述CAM单元的匹配线分别经由一个支路连接到一根信号线；每一所述支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，所述第一锁存单元经由放电子单元接地且该放电子单元的控制端经由一个或门连接到第一复位信号和所在支路的求大子单元中输出单元的输出端。
3.根据权利要求2所述的内容可寻址存储器，其特征在于:每一所述第一锁存子单元包括第一开关、第一电容，且所述第一电容的第一端经由第一开关连接到CAM单元的匹配线、第二端接地，所述M个支路中所有第一锁存子单元的第一开关由同一第一控制信号控制断开和闭合；每一所述第二锁存子单元包括第二开关、第二电容，且所述第二电容的第一端经由第二开关连接到所在支路的第一锁存子单元的输出端，所述M个支路中所有第二锁存子单元的第二开关的控制端连接到同一第二控制信号。
4.根据权利要求2或3所述的内容可寻址存储器，其特征在于:每一所述求大子单元包括第三开关、P型MOS管及M-1个N型MOS管，且同一求大子单元中的M-1个N型MOS管的源极分别接地、栅极分别经由其他M-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该M-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极；所述M个支路中所有求大子单元的第三开关的控制端连接到同一第三控制信号。
5.根据权利要求2或3所述的内容可寻址存储器，其特征在于:每一所述复位子单元包括第四开关，且该第四开关接于求大子单元中输出单元的输入端与参考地之间；所述M个支路中的所有复位子单元的控制端连接到同一第二复位信号。
6.根据权利要求3所述的内容可寻址存储器，其特征在于:每一支路中的第一锁存子单元包括一个同相输入端连接第一电容的第一端的运算放大器，且该运算放大器的输出端及反相输入端连接到第一锁存子单元输出端。
7.根据权利要求6所述的内容可寻址存储器，其特征在于:每一支路中的放电子单元包括连接在对应第一电容的第一端与参考地之间的第五开关，且该第五开关的控制端经由一个或门连接到所在支路的求大子单元中输出单元的输出端及第一复位信号。
8.根据权利要求1所述的内容可寻址存储器，其特征在于:所述内容可寻址存储器还包括一个计数单元，该计数单元用于在任一信号线输出特征电平信号时计数一次并在所述计数值达到预设值时使匹配度排序单元进入下一匹配周期的运行。
【文档编号】G11C15/04GK204087808SQ201420490788
【公开日】2015年1月7日 申请日期:2014年8月28日 优先权日:2014年8月28日
【发明者】万霞 申请人:平湖凌云信息科技有限公司