用于FPGA的高速写入配置信息和抵抗辐射的SRAM存储单元制备方法与流程

本发明属于集成电路领域，涉及抗辐射高速SRAM单元制备方法，具体涉及一种用于FPGA的高速写入配置信息和抵抗辐射的SRAM存储单元制备方法，尤其是用于FPGA的通过暂时断开电源线高速写入数据，通过延迟设置高阻抵抗辐射的SRAM单元制备方法。
背景技术：
：现有技术公开了随着工艺尺寸的减少，芯片里的集成电路在高层太空或近地球空间越来越容易受到重粒子或质子辐射影响而产生错误。辐射如果发生在SRAM(静态随机存储器)等存储单元的存储节点，可能直接导致存储单元存储错误数值，产生单粒子翻转事件；辐射如果发生在组合电路节点，可能引起单粒子瞬态脉冲，改变电路节点的逻辑状态；该单粒子瞬态脉冲引起的错误值传导到存储器会也可能被捕捉存储，产生单粒子翻转事件；所以单粒子翻转事件会改变SRAM等存储器存储的逻辑状态，可能造成整体电路功能错误。可编程逻辑器件FPGA(现场可编程门阵列)含有大量SRAM单元存储逻辑功能和互连配置信息，因而FPGA配置信息可能受辐射影响出现错误。大量逻辑功能和互连配置信息需要快速写入FPGA，因此，实践中需要提出既能高速写入配置信息，又能抵抗辐射的SRAM存储单元设计方法。目前，抗辐射SRAM存储器电路的设计方法主要包含多模冗余、纠错码、抗辐射加固技术等，其中，多模冗余方法以三模冗余技术为代表，使用冗余电路模块和多数表决电路屏蔽错误电路模块的输出；纠错码方法以汉明码为代表，通过计算编码的校验值，定位错误比特的位置，然后通过对错误比特取反来纠错，实践显示，采用三模冗余和纠错码设计SRAM存储阵列会带来较大的面积开销；抗辐射加固技术以SRAM-tct为代表，在基本SRAM存储单元结构的基础上增加额外晶体管和电容，增强敏感节点的抗辐射能力，但这可能会降低数据写入速度。基于现状，本申请的发明人拟提供一种用于FPGA的通过暂时断开电源线高速写入数据，通过延迟设置高阻抵抗辐射的SRAM单元制备方法。与本发明相关的参考文献有：[1]BaumannR.SoftErrorsinAdvancedComputerSystems[J],IEEETransactionsonDeviceandMaterialsReliability,2005,22(3),pp.258-266[2]OliveiraR.,JagirdarA.,ChakrabortyT.J.：ATMRSchemeforSEUMitigationinScanFlip-Flops[C]，inInternationalSymposiumonQualityElectronicDesign,2007,pp.905–910[3]TauschH.J.SimplifiedBirthdayStatisticsandHammingEDAC[J],IEEETransactionsonNuclearScience,2009,56(2),pp.474–478[4]Y.Shiyanovskii,F.Wolff,C.Papachristou,"SRAMCellDesignProtectedfromSEUUpsets",14thInternationalOn-LineTestingSymposium,7-9Jul.2008,pp.169–170。技术实现要素：本发明的目的是针对FPGA现有技术存在的缺陷，提出一种既能高速写入配置信息，又能抵抗辐射的SRAM存储单元电路设计方法。具体涉及一种用于FPGA的高速写入配置信息和抵抗辐射的SRAM存储单元制备方法，尤其是用于FPGA的通过暂时断开电源线高速写入数据，通过延迟设置高阻抵抗辐射的SRAM单元制备方法。具体而言，本发明提供了一种用于FPGA的通过暂时断开电源线高速写入数据，通过延迟设置高阻抵抗辐射的SRAM单元制备方法，其中，在写入正常数据时，存储单元中有一个反相器的电源线暂时断开，以便数据能快速写入存储节点，然后再将暂时断开的电源线重新连接到高电平，以便写入存储节点的数据稳定存储；用这种方法，正常的配置信息能高速写入该SRAM单元。本发明中，还在SRAM单元存储节点之间数据传输通道上插入NMOS晶体管，在写入存储节点的数据稳定存储后，设置NMOS管栅极电压值为较小值，增加数据传输延迟，使一个存储节点上因辐射发生的数值变化短时内不会造成另一存储节点存储的正确数值发生变化，待辐射效应消失后，保持正确数值的存储节点通过反相器驱动发生错误的存储节点恢复正确值，从而使存储单元具有抗辐射特性。更具体的，本发明的用于FPGA的基于暂时断开电源线和延迟设置高阻的抗辐射高速SRAM单元制备方法，其特征在于，其包含了两个步骤，下面分别加以详述：步骤1：按照图1所示电路结构，采用传统集成电路设计方法设计可高速写入数 据的抗辐射SRAM单元，按图1所示电路结构，设计可高速写入数据的抗辐射SRAM单元，图1中，当LR电压高于Vdd(例如Vdd+0.5V)时，NMOS晶体管N4与N5导通，能让电压值是地线电压值(约为0)到Vdd之间的信号基本没有电压压降的穿过NMOS晶体管N4与N5；当Addr电压为地线电压值(约为0)时，PMOS晶体管P2导通，此时，驱动电压为Vdd的反相器INV1和INV2构成传统的存储单元，节点X和Y是存储节点；例如当X值为1(对应电压值约为Vdd)，经反相器INV1反相后，Y值变成0(对应电压值约为地线电压值)；Y值再经反相器INV2反相后，X值又为1，这进一步加强X以前的数值1，从而使得存储单元的存储节点X和Y分别稳定的存储数值1和0；图1中，当地址线Addr为高电平Vdd时，NMOS晶体管N3导通；当LR电压高于Vdd(例如Vdd+0.5V)时，NMOS晶体管N4与N5导通，此时，数据可从输入端Data写入存储单元，输出端Out可配置FPGA中编程点；图1中反相器INV1和INV2相互绞合连接，这对改变存储节点X和Y的原值有抑制作用，因此数据快速写入存储单元要求输入端Data有足够强的驱动电流；为了在驱动电流不是很大时能快速写入数据，从SRAM输入端Data写入数据时，地址线Addr设为高电平Vdd，所以PMOS晶体管P2断开，使反相器INV2没有与电源线Vdd连接，INV2功能暂时失效，从而断开存储单元的反馈环，使之不再有稳定存储数据的功能，这样，从SRAM输入端Data写入的数据可以轻易地改变节点X和Y的原值，然后，地址线Addr设为地线电压值(约为0)，PMOS晶体管P2导通，反相器INV2重新与电源线Vdd连接，使写入节点X和Y的新数据能稳定存储在存储单元中；这种方法可以使数据快速写入抗辐射SRAM单元中，当写入的新数据稳定存储在存储单元的存储节点X和Y后，LR电压设置为较低电压值(例如Vdd-0.3V)，NMOS晶体管N4和N5虽未断开，但形成高阻，因此一个存储节点数值因瞬态辐射脉冲发生的变化短时内不会通过反相器引起另一个存储节点数值的变化，待辐射脉冲消失后，保持正确数值的存储节点会驱动持错误数值的存储节点恢复到正确数值；例如假设存储节点X数值为1，存储节点Y相应的数值为0。如果X存储的数值因瞬态辐射脉冲影响从1变为0，因为NMOS晶体管N4和N5形成高阻，X所存储数值的变化短时内不会通过反相器INV1造成Y存储的数值从0变为1，所以Y仍然保持正确数值1，待存储节点X上的辐射脉冲消失后，保持正确数值1的存储节点Y通过反相器INV2驱动存储节点X恢复正确值0；所以该存储单 元具有抗辐射特性；本发明中，LR电压值可根据环境辐射强度设置，环境辐射强度越强，LR电压设置的越低，NMOS晶体管N4和N5阻抗相应越高，它们产生的信号延迟也越长，因此一个存储节点数值因瞬态辐射脉冲发生的变化在更长时内不会通过反相器引起另一个存储节点数值的变化，以便保持正确数值的存储节点更有可能在辐射脉冲消失后驱动持错误数值的存储节点恢复到正确数值；步骤2：对图1中SRAM单元的地址信号Addr与阻抗控制信号LR进行操作，使SRAM单元既能快速写入数据又能抵抗辐射，图1中用于存储FPGA配置信息的SRAM单元有两种模式：写入配置数据、稳定存储配置数据；SRAM单元如果在写入配置数据模式下，依次进行步骤2.1、2.2；在步骤2.1中，SRAM单元的地址信号Addr电压设置为高电平Vdd，阻抗控制信号LR电压设置为高于Vdd，LR电压高于Vdd的具体数值可通过传统电路仿真或测试方法获得，要求所设LR电压值能保证信号穿过NMOS晶体管N4与N5时的电压压降在工艺许可范围内，配置数据从SRAM输入端Data写入到节点X和Y；在步骤2.2中，SRAM单元的地址信号Addr电压设置为地线电压值，使步骤2.1中写入节点X和Y的数据能够稳定存储；SRAM单元如果在稳定存储配置数据模式下，SRAM单元的地址信号Addr电压设置为地线电压值，输出端Out决定了FPGA中Out所连编程点数值，在配置数据稳定存储后，LR电压设置为较低电压值，LR较低电压的具体数值可通过传统电路仿真或测试方法获得，要求所设LR较低电压值能使信号穿过NMOS晶体管N4和N5的延迟足够长，以便存储节点X或Y上的数据变化在辐射效应存在时间内不会影响另一存储节点Y或X，从而起到抵抗辐射作用。本发明具有以下优点：提供了针对FPGA提出一种既能高速写入配置信息，又能抵抗辐射的SRAM存储单元电路设计方法。本发明写入正常数据时，存储单元中有一个反相器的电源线暂时断开，以便数据能快速写入存储节点，然后再将暂时断开的电源线重新连接到高电平，以便写入存储节点的数据稳定存储；本发明还在SRAM单元存储节点之间数据传输通 道上插入NMOS晶体管，在写入存储节点的数据稳定存储后，设置NMOS管栅极电压值为较小值，增加数据传输延迟，使一个存储节点上因辐射发生的数值变化短时内不会造成另一存储节点存储的正确数值发生变化，待辐射效应消失后，保持正确数值的存储节点通过反相器驱动发生错误的存储节点恢复正确值，从而使存储单元具有抗辐射特性。本发明的SRAM单元设计方法既能高速写入FPGA配置数据，又能抵抗辐射。附图说明：图1为本发明的可高速写入数据的抗辐射SRAM单元的电路结构示意图。具体实施方式实施例1按上述的制备方法，采用无抗辐射能力的标准SRAM单元构造一个64行64列存储数据的SRAM阵列，采用本发明方法构造一个64行64列存储数据的抗辐射SRAM阵列，采用SRAM-tct单元构造一个64行64列存储数据的抗辐射SRAM存储阵列；首先分别对这三个SRAM阵列中所有SRAM单元写入数据，然后分别对这三个SRAM阵列随机辐射1000次，测试结果如表1所示，表1中的面积和写入全部数据时间经过了归一化处理，其数值是相对于本发明SRAM阵列的实际面积和写入全部数据时间的倍数；从表1可以看出，本发明的错误发生次数最少(错误发生次数为0)，所以抗辐射能力最强；本发明的全部数据写入时间最短，所以配置FPGA编程点速度最快；从表1还可以看出，与同样具有抗辐射能力的SRAM-tct方案相比，本发明的面积更小。表1面积、写入数据时间和抗辐射能力比较方案错误发生次数面积写入全部数据时间无抗辐射能力的SRAM阵列6540.581.47本发明的抗辐射SRAM阵列011采用SRAM-tct单元的抗辐射SRAM阵列181.261.64当前第1页1 2 3