一种访问时间测量电路的制作方法

本发明涉及半导体领域，具体地，本发明涉及一种访问时间测量电路。

背景技术：

随着cmos工艺尺寸降低，sram(staticrandomaccessmemory，静态随机存取存储器)在系统中也越来越重要。sram是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。sram的优点是速度快，不必配合内存刷新电路，可提高整体的工作效率。其缺点为集成度低，掉电不能保存数据，功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率。sram通常使用的系统包括cpu与主存之间的高速缓存、cpu内部的l1/l2或外部的l2高速缓存、cpu外部扩充用的coast高速缓存，以及cmos芯片(rt&cmossram)。

往往系统的速度是由sram的访问时间制约的。因此，准确测量sram的访问时间对于ip验证来讲至关重要。对于快速ip验证，测试所花费的时间也要求越短越好。现有的sram访问时间测试电路测量通常精确度低，并且电路结构相对复杂。

因此，需要提供一种访问时间测量电路，以解决上面提到的问题。

技术实现要素：

针对现有技术的不足，本发明通过由一个复用单元构成时钟信号选择器，以及两个或更多的同样配置的sram串联构成环形振荡单元。本发明的访问时间测量电路可以缩短测量时间，并且提高测量的精度。

本发明的实施例提供一种访问时间测量电路，其特征在于，所述测量电路包括：时钟复用单元，被配置为选择时钟信号；以及与所述时钟复用单元输出端连接的环形振荡单元，所述环形振荡单元包括至少两个串联连接的第一静态随机存取存储单元和第二静态随机存取存储单元。

示例性地，所述测量电路还包括设置于所述第一静态随机存取存储单元 输出端的第一时钟沿检测电路和设置于所述第二静态随机存取存储单元输出端的第二时钟沿检测电路，所述时钟沿检测电路用于将所述输出端输出的数据信号转换成满足所述静态随机存取存储单元工作的时钟信号。

示例性地，所述测量电路还包括振荡频率检测单元，被配置为检测所述环形振荡单元的振荡周期，并且基于检测到的所述振荡周期来测量所述静态随机存取存储单元的访问时间。

示例性地，所述第一和第二静态随机存取存储单元具有相同的配置。

示例性地，所述时钟复用单元的一个输入端连接外部时钟信号，用于在初始阶段对环形振荡单元中的静态随机存取存储单元写操作，以初始化所述环形振荡单元。

示例性地，所述振荡周期等于接入的所述静态随机存取存储单元的总的访问时间与所述时钟复用单元的延迟时间之和。

示例性地，所述时钟复用单元包括复用器。

示例性地，所述时钟沿检测电路包括脉冲检测器。

根据本发明的访问时间测量电路可以缩短测量时间，并且提高测量的精度。

附图说明

通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1为传统的sram访问时间测试电路的示意性框图；

图2为根据本发明的访问时间测试电路的示意性框图；

图3为根据本发明的实施例的访问时间测试电路的示意性框图；以及

图4为根据本发明的实施例的访问时间测试电路的仿真结果的示意图。

具体实施方式

为了使得本发明的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本发明的示例实施例。显然，所描述的实施例仅仅是本发明的一 部分实施例，而不是本发明的全部实施例，应理解，本发明不受这里描述的示例实施例的限制。基于本发明中描述的本发明实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本发明的保护范围之内。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而 除了这些详细描述外，本发明还可以具有其他实施方式。

为了透彻地理解本发明，首先参照图1来描述现有技术中惯常的访问时间测量电路。

如图1所示，sram具有cen、wen、addr、data和clk五个输入端子，其中，clk还连接至延迟链，同时延迟链还具有输入端子ck_sel。sram的输出以及延迟链的输出连接至dff，同时rstn作为dff的输入端子连接至dff。dff的输出端子为q_out(q输出)。

传统的测试电路利用延迟做差的测量方法，从dff对数据(data)即sram的q输出的正确采样开始，通过减小参考路径上的延迟，直到dff无法采到正确的数据，从而通过延迟链的延迟计算出sram的访问时间。

该结构存在一级延迟单元自身延迟的测量误差，因而影响测量精度。延迟链是由一组延迟单元串联而成，通过档位控制信号ck_sel来调节clk信号的延迟，因此，通过这种方法只能测出sram访问时间的区间，而无法得到精确的值。此外，dff自身的建立时间和保持时间也影响了sram访问时间的测量，而dff的设置/保持很难精确的测量sram的访问时间。

系统的速度是由sram的访问时间制约的。因此，准确测量sram的访问时间对于ip验证来讲至关重要。对于快速ip验证，测试所花费的时间也要求越短越好。现有的sram访问时间测试电路测量通常精确度低，并且电路结构相对复杂。

为了解决上述技术问题，本发明提供了一种具有新结构的访问时间测量电路，该访问时间测量电路结构简单，可以在缩短测量时间的同时提高测量的精度。下面，参照图2来具体描述本发明的一种访问时间测量电路。

图2为根据本发明的访问时间测量电路的示意性框图。本发明实施例的访问时间测量电路包括：

时钟复用单元，被配置为选择时钟信号；以及

与所述时钟复用单元输出端连接的环形振荡单元，所述环形振荡单元包括至少两个串联连接的第一静态随机存取存储单元和第二静态随机存取存储单元。

本发明的测试电路设想是：由一个复用单元构成时钟信号选择器，将两 个或更多个的同样配置的sram串联成环形振荡单元(ringoscillator)，在sram的输出端增加一个脉冲检测单元，即时钟沿检测电路，用来产生一个高电平时间满足sram的clk_h要求的脉冲，作为下一级sram的clk输入。只需测试环形振荡单元的震荡周期即可得到准确的sram访问时间，无论是测量精度还是测试速度均较传统测试电路有明显改善。

其中，增加接入的sram数量，可以进一步改善测量精度。通过利用外部时钟信号在初始化阶段对环形振荡单元上的所有sram进行写操作，初始化结束后，切换测试使能(test_enable)信号，使得环形振荡单元起振，稳定后测量ro的振荡频率，从而得出震荡周期，和sram的访问时间。

与此不同，传统的测量方法只能测出sram访问时间的区间，而无法得到精确的值。此外，dff自身的建立时间和保持时间也影响了sram访问时间的测量，而dff的建立时间/保持时间很难精确的测量sram的访问时间。本发明的电路可以缩短测量时间，并且提高测量的精度。

示例性地，所述测量电路还包括设置于所述第一静态随机存取存储单元输出端的第一时钟沿检测电路和设置于所述第二静态随机存取存储单元输出端的第二时钟沿检测电路，所述时钟沿检测电路用于将输出端输出的时钟信号转换成满足所述静态随机存取存储单元工作的时钟信号。

示例性地，所述测量电路还包括振荡频率检测单元，被配置为检测所述环形振荡单元的振荡周期，并且基于检测到的所述振荡周期来测量所述静态随机存取存储单元的访问时间。

示例性地，所述第一和第二静态随机存取存储单元具有相同的配置。

示例性地，所述时钟复用单元的一个输入端连接外部时钟信号，用于在初始阶段对环形振荡单元中的静态随机存取存储单元写操作，以初始化所述环形振荡单元。

示例性地，所述振荡周期等于接入的所述静态随机存取存储单元的总的访问时间与所述时钟复用单元的延迟时间之和。

本发明的由一个复用单元构成时钟信号选择器，和两个或更多的同样配置的sram串联构成环形振荡单元，可以用更短的测试时间测量出更精确的sram访问时间。另外，本发明的电路结构清晰简单，大大降低了电路的复杂度。

本发明不局限于某种工艺节点。同时，本发明也不局限于应用sram电 路，同样适用于其他类型的电路。

实施例一

图3为根据本发明的实施例的访问时间测量电路的示意性框图。

如图3所示，根据本发明的实施例的访问时间测量电路包括复用器，第一级sram，第一级sram的脉冲检测器，第二级sram，以及第二级sram的脉冲检测器。其中，第一级sram，第一级sram的脉冲检测器，第二级sram，以及第二级sram的脉冲检测器串联连接。该第二级sram的脉冲检测器还连接至复用器，以形成回路。

出于示例，仅示出了两级sram及其相应的脉冲检测器，但是，本发明的实施例的访问时间测量电路不限于两级sram，增加接入的sram数量，可以进一步改善测量精度。

示例性地，所述第一和第二静态随机存取存储单元具有相同的配置。

具体地，根据本发明的实施例的sram访问时间测试电路由一个复用单元构成时钟信号选择器，将两个或更多的同样配置的sram串联成环形振荡单元。

示例性地，所述测量电路还包括设置于所述第一静态随机存取存储单元和第二静态随机存取存储单元输出端的时钟沿检测电路，其用于将输出端输出的数据信号转换成满足所述静态随机存取存储单元工作的时钟信号。sram的输出增加一个脉冲检测器(即，沿检测电路)，用来产生一个高电平时间满足sram的clk_h要求的脉冲，作为下一级sram的时钟信号输入。

示例性地，所述时钟复用单元的一个输入端连接外部时钟信号，用于在初始阶段对环形振荡单元中的静态随机存取存储单元写操作，以初始化所述环形振荡单元。本发明的实施例的访问时间检测电路利用外部时钟信号在初始化阶段对环形振荡单元上的所有sram进行写操作，初始化结束后，切换测试使能信号，使得环形振荡单元起振，稳定后测量ro的振荡频率，从而得出震荡周期，以及sram的访问时间。

示例性地，所述测量电路还包括振荡频率检测单元，被配置为检测所述环形振荡单元的振荡周期，并且基于检测到的所述振荡周期来测量所述静态随机存取存储单元的访问时间。

示例性地，所述振荡周期等于接入的所述静态随机存取存储单元的总的访问时间与所述时钟复用单元的延迟时间之和。在环形振荡单元振荡稳定后，其振荡周期tcyc＝n*ta+tdmux，ta为一个sram的访问时间，n为环形振荡单元中接入的sram个数，tdmux为clk选择器的延迟时间。而传统的测量方法只能测出sram访问时间的区间，而无法得到精确的值。此外，dff自身的设置和保持也影响了sram访问时间的测量，而dff的设置/保持很难精确的测量sram的访问时间。

本发明的由一个复用单元构成时钟信号选择器，和两个或更多的同样配置的sram串联构成环形振荡单元，可以用更短的测试时间测量出更精确的sram访问时间。另外，本发明的电路结构清晰简单，大大降低了电路的复杂度。

本发明不局限于某种工艺节点，同时本发明不局限于应用sram电路，同样适用于其他类型的电路。

图4为根据本发明的实施例的访问时间测量电路的仿真结果的示意图。如图4所示，振荡周期tcyc＝n*ta+tdmux，ta为一个sram的访问时间，n为环形振荡单元中接入的sram个数，tdmux为clk选择器的延迟时间。

本发明由一个复用单元构成时钟信号选择器，和两个或更多的同样配置的sram串联构成环形振荡单元，可以用更短的测试时间测量出更精确的sram访问时间。

尽管这里已经参考附图描述了示例实施例，应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。