与工作范围相关的非易失性存储器件的制作方法

相关申请的交叉引用

本申请要求2016年4月11日提交的申请号为10-2016-0044099的韩国专利申请的优先权，其通过引用整体合并于此。

本公开的各种实施例总体而言可以涉及非易失性存储器件，更具体地，涉及与工作范围相关的非易失性存储器(nvm)器件。

背景技术：

半导体存储器件根据其数据易失性而通常分为随机存取存储(ram)器件或只读存储(rom)器件。ram器件在电源被中断时丢失所储存的数据。与此相反的是，rom器件在电源被中断时仍保持所储存的数据。rom器件也可以根据数据输入方法(即，数据编程方法)而分为可编程rom(prom)器件或掩模rom器件。prom器件可以以不编程的状态制造和售出，从而在其制造之后由消费者(即，用户)来直接编程。掩模rom器件可以在其制造期间使用基于由用户请求的数据而制造的注入掩模来编程。prom器件可以包括一次性prom(otprom)器件、可擦除prom(eprom)器件和电可擦除prom(eeprom)器件。一旦otprom器件被编程，就不能改变otprom器件的编程数据。

n沟道晶体管或p沟道晶体管可以用作非易失性存储器件(例如，otprom器件)的单元晶体管。如果使用p沟道晶体管作为非易失性存储器件的单元晶体管，则p沟道单元晶体管可以具有关断态作为其初始状态，以及可以具有导通态作为其编程态。p沟道单元晶体管的读取操作可以通过感测连接到从多个p沟道单元晶体管选择的任意p沟道单元晶体管的位线的电压电平来执行。在这种情况下，该位线的电压电平可以通过耦接在电源电压线与位线之间的负载电阻器的电阻值与被选中的p沟道单元晶体管的等效电阻的电阻比例来确定。当电子系统尺寸缩减且被分成更多个系统时，需要更多的电源电压电平来操作电子系统中所采用的非易失性存储器件。在这种情况下，采用p沟道晶体管作为单元晶体管的非易失性存储器件的读取操作可能不稳定地执行。结果，可能因为电源电压的强度而限制了非易失性存储器件的工作范围。

技术实现要素：

根据一个实施例，可以提供一种非易失性存储器件。该非易失性存储器件可以包括非易失性存储单元和感测电路。该感测电路耦接到该非易失性存储单元的位线。该感测电路可以使用反相器来实施，所述反相器包括耦接到电源电压线的p沟道晶体管和耦接到地电压的n沟道晶体管。所述p沟道晶体管的栅极耦接到地电压。

附图说明

图1是图示常规非易失性存储器件的电路图。

图2是图示当单元晶体管具有初始状态时图1中所示的非易失性存储器件的单元晶体管和电阻式负载部分的电阻值随电源电压变化的图。

图3是图示当单元晶体管具有编程态时图1中所示的非易失性存储器件的单元晶体管和电阻式负载部分的电阻值随电源电压变化的图。

图4是图示根据一个实施例的非易失性存储器件的示例代表的电路图。

图5是图4中图示的非易失性存储器件的等效电路图以用于图示当高电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的编程了的单元晶体管的读取操作。

图6是图4中图示的非易失性存储器件的等效电路图以用于图示当高电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的初始单元晶体管的读取操作。

图7是图4中图示的非易失性存储器件的等效电路图以用于图示当低电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的编程了的单元晶体管的读取操作。

图8是图4中图示的非易失性存储器件的等效电路图以用于图示当低电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的初始单元晶体管的读取操作。

图9是图示根据一个实施例的非易失性存储器件的示例代表的电路图。

图10图示了图9中图示的非易失性存储器件的电阻式负载部分以用于图示当高电源电压被施加给非易失性存储器件时根据第二使能信号的电阻式负载元件的等效电阻。

图11图示了图9中图示的非易失性存储器件的电阻式负载部分以用于图示当低电源电压被施加给非易失性存储器件时根据第二使能信号的电阻式负载元件的等效电阻。

图12是图9中图示的非易失性存储器件的电路图以用于图示构成非易失性存储器件的第二使能信号发生器的分电压偏置电路。

图13是图9中图示的非易失性存储器件的等效电路图以用于图示当高电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的编程了的单元晶体管的读取操作。

图14是图9中图示的非易失性存储器件的等效电路图以用于图示当高电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的初始单元晶体管的读取操作。

图15是图9中图示的非易失性存储器件的等效电路图以用于图示当低电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的编程了的单元晶体管的读取操作。

图16是图9中图示的非易失性存储器件的等效电路图以用于图示当低电源电压被施加给非易失性存储器件时非易失性存储器件中所包括的初始单元晶体管的读取操作。

具体实施方式

在下面的对实施例的描述中，将理解的是，术语“第一”和“第二”意在识别元件，而非用来限定仅元件自身或意指特定顺序。此外，当元件被称作位于另一元件“上”、“之上”、“上面”、“之下”或“下面”时，其意在指相对位置关系，而非用来限制该元件直接接触另一元件的特定情况，或者在两者间存在至少一个中间元件的情况。相应地，本文中使用的诸如“上”、“之上”、“上面”、“下”、“下面”、“之下”等的术语仅用于描述特定实施例的目的，而非意图限制本公开的范围。此外，当元件被称作“连接到”或“耦接到”另一元件时，该元件可以电气地或机械地连接或耦接到另一元件，或者可以通过替换两者间的另一元件而形成连接关系或耦接关系。

各种实施例可以针对具有宽的工作范围的非易失性存储器件。

图1是图示常规非易失性存储器(nvm)器件100的电路图。参见图1，nvm器件100可以被配置成包括nvm单元110、电阻式负载部分120和感测电路130。nvm单元110可以被配置成包括用作单元晶体管的第一p沟道晶体管pm1和用作选择晶体管的第二p沟道晶体管pm2。第一p沟道晶体管pm1的栅极可以对应于浮栅，而第一p沟道晶体管pm1的漏极可以耦接到地电压端子。第一p沟道晶体管pm1的源极可以直接耦接到第二p沟道晶体管pm2的漏极。用作选择信号的第一使能信号en1可以施加给第二p沟道晶体管pm2的栅极。第二p沟道晶体管pm2的源极可以经由位线bl来耦接到第一节点node_a。

电阻式负载部分120可以包括耦接在电源电压线101与第一节点node_a之间的电阻式负载元件。在一些实施例中，该电阻式负载元件可以使用第三p沟道晶体管pm3来实现。第二使能信号en2可以施加给第三p沟道晶体管pm3的栅极。第三p沟道晶体管pm3的源极和漏极可以分别耦接到电源电压线101和第一节点node_a。如果第三p沟道晶体管pm3导通，则第三p沟道晶体管pm3可以用作耦接在电源电压线101与第一节点node_a之间的电阻式元件。

感测电路130可以使用互补型金属氧化物半导体(cmos)反相器来实施，该cmos反相器包括第一n沟道晶体管nm1和第四p沟道晶体管pm4。第一n沟道晶体管nm1的栅极和第四p沟道晶体管pm4的栅极可以经由传输感测输入信号sa_in的感测输入线102来耦接到第一节点node_a。第一n沟道晶体管nm1的源极可以耦接到地电压端子。第一n沟道晶体管nm1的漏极可以耦接到第四p沟道晶体管pm4的漏极。第四p沟道晶体管pm4的源极可以耦接到传输电源电压vdd的电源电压线101。第一n沟道晶体管nm1和第四p沟道晶体管pm4各自的漏极可以耦接到输出感测输出信号sa_out的感测输出线103。

用作单元晶体管的第一p沟道晶体管pm1可以具有初始状态或编程态。在各种实施例中，初始状态可以意指第一p沟道晶体管pm1关断的截止单元态，而编程态可以意指第一p沟道晶体管pm1导通的导通单元态。为了读出第一p沟道晶体管pm1的状态，可以将第一使能信号en1施加给第二p沟道晶体管pm2的栅极以使第二p沟道晶体管pm2导通。可以将第二使能信号en2施加给第三p沟道晶体管pm3的栅极以关断第三p沟道晶体管pm3。在这种情况下，在第一节点node_a处可以诱生出从施加给电源电压线101的电源电压vdd减去导通的第三p沟道晶体管pm3两端的电压降之后剩余的位线电压。该位线电压可以对应于感测输入信号sa_in，且感测输入信号sa_in可以输入给感测电路130。

如果第一p沟道晶体管pm1具有与截止单元态相对应的初始状态，则第一节点node_a可以具有基本上等于电源电压vdd的电压，因为第一p沟道晶体管pm1的等效电阻远高于导通的第三p沟道晶体管pm3的等效电阻。即，感测输入信号sa_in可以具有电源电压vdd的电压电平。如果具有电源电压vdd的感测输入信号sa_in输入给感测电路130，则第一n沟道晶体管nm1可以导通而第四p沟道晶体管pm4未完全导通。结果，感测电路130可以输出地电压作为感测输出信号sa_out，因为第一n沟道晶体管nm1导通。这样，如果地电压被输出作为感测电路130的感测输出信号sa_out，则用作单元晶体管的第一p沟道晶体管pm1可以被认为具有初始状态。

如果第一p沟道晶体管pm1具有与导通单元态相对应的编程态，则第一节点node_a可以具有基本上等于地电压的电压，因为第一节点node_a与地端子之间的等效电阻相对低于导通的第三p沟道晶体管pm3的等效电阻。即，感测输入信号sa_in可以具有地电压。如果具有地电压的感测输入信号sa_in被输入给感测电路130，则第四p沟道晶体管pm4可以导通而第一n沟道晶体管nm1未完全导通。结果，感测电路130可以输出电源电压vdd作为感测输出信号sa_out，因为第四p沟道晶体管pm4导通。这样，如果电源电压vdd被输出作为感测电路130的感测输出信号sa_out，则用作单元晶体管的第一p沟道晶体管pm1可以被认为具有编程态。

如果电源电压vdd具有较低的电压电平，则具有编程态的第一p沟道晶体管pm1的读取操作可能不能成功地执行。例如，用作选择晶体管的第二p沟道晶体管pm2和感测电路130的第四p沟道晶体管pm4二者都应当导通以便第一p沟道晶体管pm1被认作编程了的单元晶体管。为了使第二p沟道晶体管pm2导通，第二p沟道晶体管pm2的栅极与源极之间的电压差应当大于第二p沟道晶体管pm2的阈值电压(在下文中也称作第一阈值电压vth1)的绝对值。为了使第四p沟道晶体管pm4导通，第四p沟道晶体管pm4的栅极与源极之间的电压差应当大于第四p沟道晶体管pm4的阈值电压(在下文中也称作第二阈值电压vth2)的绝对值。因此，为了使第二p沟道晶体管pm2和第四p沟道晶体管pm4二者导通，在忽略因第三p沟道晶体管pm3的等效电阻而导致的电压降的假设下，电源电压vdd应当大于第一阈值电压vth1和第二阈值电压vth2之和的绝对值。即，如果电源电压vdd的强度小于第一阈值电压vth1和第二阈值电压vth2之和的绝对值，则具有编程态的第一p沟道晶体管pm1的读取操作可能不正常地执行而导致nvm器件100的故障。

图2是图示当单元晶体管pm1具有初始状态时图1中所示的nvm器件100的p沟道晶体管pm1或单元晶体管和电阻式负载部分120的等效电阻值随电源电压vdd(v)变化的图。参见图1和图2，从通过附图标记“151”绘制的数据可以看出，即使电源电压vdd变化，构成电阻式负载部分120的第三p沟道晶体管pm3的电阻值可以几乎恒定。从通过附图标记“152”绘制的数据可以看出，当电源电压vdd增大时，具有初始状态的第一p沟道晶体管pm1(用作单元晶体管)的电阻值急剧减小。因此，如果电源电压vdd减小，则第一p沟道晶体管pm1的电阻值与第三p沟道晶体管pm3的电阻值之差可以逐渐增大，而如果电源电压vdd增大则第一p沟道晶体管pm1的电阻值与第三p沟道晶体管pm3的电阻值之差可逐渐减小。

如参照图1所描述的，感测输入信号sa_in可以对应于经由第一节点node_a而输出的信号。即，感测输入信号sa_in可以具有第一节点node_a的电压电平。第一节点node_a的电压电平可以通过基于第一p沟道晶体管pm1的电阻对第三p沟道晶体管pm3的电阻的比例的电压划分来确定。如果电源电压vdd减小，则感测输入信号sa_in可以具有接近于电源电压vdd的电压电平，因为具有初始状态的第一p沟道晶体管pm1的电阻值对第三p沟道晶体管pm3的电阻值的比例增大。因此，在低电源电压vdd处具有初始状态的第一p沟道晶体管pm1的读取操作可以成功地执行。如果电源电压vdd增大，则相比于增大的电源电压vdd，感测输入信号sa_in的电压电平可以低，因为具有初始状态的第一p沟道晶体管pm1的电阻值对第三p沟道晶体管pm3的电阻值的比例减小。因此，在高电源电压vdd处具有初始状态的第一p沟道晶体管pm1的读取操作可能不正常地执行。结果，如果电源电压vdd增大，则具有初始状态的第一p沟道晶体管pm1的读取裕度可以减小。

图3是图示当单元晶体管pm1具有编程态时图1中所示的nvm器件100的单元晶体管pm1和电阻式负载部分120的电阻值随电源电压vdd变化的图。参见图1和图3，从通过附图标记“153”绘制的数据可以看出，即使电源电压vdd变化，构成电阻式负载部分120的第三p沟道晶体管pm3的电阻值可以几乎恒定。从通过附图标记“154”绘制的数据可以看出，当电源电压vdd减小时，具有编程态的第一p沟道晶体管pm1(用作单元晶体管)的电阻值可以增大。如果电源电压vdd变得低于特定电源电压vdd1，则第一p沟道晶体管pm1的电阻值可以增大为大于第三p沟道晶体管pm3的电阻值，且可以快速地增大。

如果电源电压vdd增大，则具有编程态的第一p沟道晶体管pm1的电阻值与第三p沟道晶体管pm3的电阻值之差可以逐渐增大。因此，感测输入信号sa_in可以具有接近于地电压的电压电平。相应地，在高电源电压vdd处具有编程态的第一p沟道晶体管pm1的读取操作可以成功地执行。然而，如果电源电压vdd减小，则具有编程态的第一p沟道晶体管pm1的电阻值与第三p沟道晶体管pm3的电阻值之差也可以减小。相应地，在低电源电压vdd处具有编程态的第一p沟道晶体管pm1的读取操作可能不正常地执行。此外，如果电源电压vdd持续减小至低于特定电源电压vdd1，则具有编程态的第一p沟道晶体管pm1的电阻值可以大于第三p沟道晶体管pm3的电阻值。在这种情况下，在读取操作期间，具有编程态的第一p沟道晶体管pm1可以被认作未被编程的初始单元晶体管。结果，如果电源电压vdd降低，则具有编程态的第一p沟道晶体管pm1的读取裕度可以减小。

如上所述，在常规nvm器件100的情况下，如果电源电压vdd低于nvm单元100的用作选择晶体管的第二p沟道晶体管pm2的第一阈值电压vth1与感测电路130的第四p沟道晶体管pm4的第二阈值电压vth2之和，则nvm单元110的读取操作可能不正常地执行。相应地，在降低电源电压vdd方面可能存在限制。此外，如果第一p沟道晶体管pm1具有初始状态，则当电源电压vdd增大时nvm单元110的读取裕度可以减小。此外，如果第一p沟道晶体管pm1具有编程态，则当电源电压vdd降低时nvm单元110的读取裕度可以减小。即，初始单元晶体管的读取裕度与编程了的单元晶体管的读取裕度可以根据电源电压vdd而具有此消彼长(trade-off)关系。

图4是图示根据本公开的一个实施例的非易失性存储(nvm)器件200的电路图。参见图4，nvm器件200可以被配置成包括nvm单元210、电阻式负载部分220和感测电路230。nvm单元210可以被配置成包括用作单元晶体管的第一p沟道晶体管pm21和用作选择晶体管的第二p沟道晶体管pm22。第一p沟道晶体管pm21的栅极可以对应于浮栅，而第一p沟道晶体管pm21的漏极可以耦接到地电压端子。第一p沟道晶体管pm21的源极可以直接耦接到第二p沟道晶体管pm22的漏极。用作选择信号的第一使能信号en21可以施加给第二p沟道晶体管pm22的栅极。第二p沟道晶体管pm22的源极可以经由位线bl来耦接到第一节点node_b。

电阻式负载部分220可以包括耦接在电源电压线201与第一节点node_b之间的电阻式负载元件。在一些实施例中，该电阻式负载元件可以使用第三p沟道晶体管pm23来实现。第二使能信号en22可以施加给第三p沟道晶体管pm23的栅极。第三p沟道晶体管pm23的源极和漏极可以分别耦接到电源电压线201和第一节点node_b。如果第三p沟道晶体管pm23导通，则第三p沟道晶体管pm23可以用作耦接在电源电压线201与第一节点node_b之间的电阻式元件。

感测电路230可以使用包括第一n沟道晶体管nm21和第四p沟道晶体管pm24的反相器结构来实现。第一n沟道晶体管nm21的栅极可以经由感测输入线202来接收感测输入信号sa_in。感测输入线202可以耦接到第一节点node_b，即，位线bl。第一n沟道晶体管nm21的源极可以耦接到地电压端子。第一n沟道晶体管nm21的漏极可以耦接到第四p沟道晶体管pm24的漏极。第四p沟道晶体管pm24的源极可以耦接到传输电源电压vdd的电源电压线201。第四p沟道晶体管pm24的栅极可以经由地电压端子来接地。因此，无论感测输入信号sa_in如何，第四p沟道晶体管pm24可以始终导通。第一n沟道晶体管nm21的漏极和第四p沟道晶体管pm24的漏极可以耦接到输出感测输出信号sa_out的感测输出线203。

第一n沟道晶体管nm21可以具有比第四p沟道晶体管pm24的跨导(gm)高的跨导(gm)。即，第一n沟道晶体管nm21的沟道长度可以小于第四p沟道晶体管pm24的沟道长度，或者第一n沟道晶体管nm21的沟道宽度可以大于第四p沟道晶体管pm24的沟道宽度。由于第一n沟道晶体管nm21的跨导(gm)高于第四p沟道晶体管pm24的跨导(gm)，因此如果第一n沟道晶体管nm21和第四p沟道晶体管pm24二者都导通则第一n沟道晶体管nm21的电阻值可以小于第四p沟道晶体管pm24的电阻值。因此，如果第一n沟道晶体管nm21和第四p沟道晶体管pm24二者都导通，则经由感测输出线203而输出的感测输出信号sa_out可以具有接近于地电压的低电压电平(即，逻辑“低”电平)。

图5是图4中所示的nvm器件200的等效电路图以用于图示当高电源电压vddh被施加给nvm器件200时nvm器件200中所包括的编程了的单元晶体管的读取操作。参见图4和图5，为了执行nvm器件200的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en21和第二使能信号en22以使用作选择晶体管的第二p沟道晶体管pm22和用作电阻式负载元件的第三p沟道晶体管pm23二者导通。耦接在第一节点node_b与地电压端子之间的nvm单元210可以表达为第一等效电阻器rprogramcell。耦接在电源电压线201与第一节点node_b之间的第三p沟道晶体管pm23可以表达为第二等效电阻器rload1。由于第一p沟道晶体管pm21具有与导通单元态相对应的编程态，因此相比于第二等效电阻器rload1，第一等效电阻器rprogramcell具有较低的电阻值。因此，第一节点node_b可以具有接近于地电压的电压电平。第一节点node_b的电压电平可以提供具有低电平的低感测输入信号sa_inl，且低感测输入信号sa_inl可以经由感测输入线202而施加给感测电路230的第一n沟道晶体管nm21的栅极。

当具有低电平的低感测输入信号sa_inl施加给第一n沟道晶体管nm21的栅极时，第一n沟道晶体管nm21可以关断。因此，感测电路230的第一n沟道晶体管nm21可以表达为具有高电阻值的第三等效电阻器rnoff。由于无论具有低电平的低感测输入信号sa_inl如何，感测电路230的第四p沟道晶体管pm24始终导通，因此第四p沟道晶体管pm24可以表达为具有低电阻值的第四等效电阻器rpon。由于相比于第三等效电阻器rnoff，第四等效电阻器rpon具有较低的电阻值，因此具有接近于高电源电压vddh的高电平的高感测输出信号sa_outh可以经由感测输出线203来输出，感测输出线203从第三等效电阻器rnoff与第四等效电阻器rpon之间的节点分支出。相应地，nvm单元210的用作单元晶体管的第一p沟道晶体管pm21可以被认作编程了的单元晶体管。

图6是图4中图示的nvm器件200的等效电路图以用于图示当高电源电压vddh被施加给nvm器件200时nvm器件200中所包括的初始单元晶体管的读取操作。参见图4和图6，为了执行nvm器件200的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en21和第二使能信号en22以使用作选择晶体管的第二p沟道晶体管pm22和用作电阻式负载元件的第三p沟道晶体管pm23二者导通。耦接在第一节点node_b与地电压端子之间的nvm单元210可以表达为第一等效电阻器rintialcell。耦接在电源电压线201与第一节点node_b之间的第三p沟道晶体管pm23可以表达为第二等效电阻器rload1。由于第一p沟道晶体管pm21具有与截止单元态相对应的初始状态，因此相比于第二等效电阻器rload1，第一等效电阻器rintialcell可以具有较高的电阻值。因此，第一节点node_b可以具有接近于高电源电压vddh的电压电平。第一节点node_b的电压电平可以提供具有高电平的高感测输入信号sa_inh，且高感测输入信号sa_inh可以经由感测输入线202而施加给感测电路230的第一n沟道晶体管nm21的栅极。

当具有高电平的高感测输入信号sa_inh被施加给第一n沟道晶体管nm21的栅极时，第一n沟道晶体管nm21可以导通。因此，感测电路230的第一n沟道晶体管nm21可以表达为第三等效电阻器rnon。由于无论具有高电平的高感测输入信号sa_inh如何，感测电路230的第四p沟道晶体管pm24始终导通，因此第四p沟道晶体管pm24可以表达为第四等效电阻器rpon。虽然第一n沟道晶体管nm21和第四p沟道晶体管pm24二者都导通，但是第三等效电阻器rnon的电阻值可以低于第四等效电阻器rpon的电阻值，因为第一n沟道晶体管nm21的跨导高于第四p沟道晶体管pm24的跨导。因此，具有接近于地电压的低电平的低感测输出信号sa_outl，而非高电源电压vddh，可经由从第三等效电阻器rnon与第四等效电阻器rpon之间的节点分支出的感测输出线203而输出。相应地，nvm单元210的用作单元晶体管的第一p沟道晶体管pm21可以被认作初始单元晶体管。

图7是图4中图示的nvm器件200的等效电路图以用于图示当低电源电压vddl被施加给nvm器件200时nvm器件200中所包括的编程了的单元晶体管的读取操作。参见图4和图7，为了执行nvm器件200的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en21和第二使能信号en22以使用作选择晶体管的第二p沟道晶体管pm22和用作电阻式负载元件的第三p沟道晶体管pm23导通。耦接在第一节点node_b与地电压端子之间的nvm单元210可以表达为第一等效电阻器rprogramcell。耦接在电源电压线201与第一节点node_b之间的第三p沟道晶体管pm23可以表达为第二等效电阻器rload1。由于第一p沟道晶体管pm21具有与导通单元态相对应的编程态，因此相比于第二等效电阻器rload1，第一等效电阻器rprogramcell可以具有较低的电阻值。因此，第一节点node_b可以具有接近于地电压的电压电平。第一节点node_b的电压电平可以提供具有低电平的低感测输入信号sa_inl，且低感测输入信号sa_inl可以经由感测输入线202来施加给感测电路230的第一n沟道晶体管nm21的栅极。

当具有低电平的低感测输入信号sa_inl被施加给第一n沟道晶体管nm21的栅极时，第一n沟道晶体管nm21可以关断。因此，感测电路230的第一n沟道晶体管nm21可以表达为具有高电阻值的第三等效电阻器rnoff。由于无论具有低电平的低感测输入信号sa_inl如何，感测电路230的第四p沟道晶体管pm24始终导通，因此第四p沟道晶体管pm24可以表达为具有低电阻值的第四等效电阻器rpon。由于相比于第三等效电阻器rnoff，第四等效电阻器rpon具有较低的电阻值，因此具有接近于低电源电压vddl的高电平的高感测输出信号sa_outh可以经由从第三等效电阻器rnoff与第四等效电阻器rpon之间的节点分支出的感测输出线203而输出。相应地，nvm单元210的用作单元晶体管的第一p沟道晶体管pm21可以被认作编程了的单元晶体管。

如果低电源电压vddl减小为低于特定电源电压，则第一n沟道晶体管nm21可以微弱导通。微弱导通的第一n沟道晶体管nm21可以具有比第四等效电阻器rpon的电阻值高的电阻值。因此，即使在这种情况下，具有接近于低电源电压vddl的高电平的高感测输出信号sa_outh也可以经由感测输出线203而输出。相应地，nvm器件200的读取操作可以正常执行，使得nvm单元210的用作单元晶体管的第一p沟道晶体管pm21仍被认作编程了的单元晶体管。

在具有编程态的第一p沟道晶体管pm21的读取操作中，可能有必要使第二p沟道晶体管pm22导通，因为感测电路230的第四p沟道晶体管pm24始终导通。即，为了使第二p沟道晶体管pm22导通，应当在第二p沟道晶体管pm22的栅极与源极之间施加比与第二p沟道晶体管pm22的阈值电压相对应的第一阈值电压vth1高的电压。如果第一使能信号en21具有地电压，则第一节点node_b的电压电平应当高于第一阈值电压vth1以使第二p沟道晶体管pm22导通。因此，在忽略因第二等效电阻器rload1(对应于第三p沟道晶体管pm3的等效电阻器)而导致的电压降的假设下，如果低电源电压vddl高于与第二p沟道晶体管pm22的阈值电压相对应的第一阈值电压vth1，则具有编程态的第一p沟道晶体管pm21的读取操作可以正常执行。

图8是图4中图示的nvm器件200的等效电路图以用于图示当低电源电压vddl被施加给nvm器件200时nvm器件200中包括的初始单元晶体管的读取操作。参见图4和图8，为了执行nvm器件200的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en21和第二使能信号en22以使用作选择晶体管的第二p沟道晶体管pm22和用作电阻式负载元件的第三p沟道晶体管pm23二者导通。耦接在第一节点node_b与地电压端子之间的nvm单元210可以表达为第一等效电阻器rintialcell。耦接在电源电压线201与第一节点node_b之间的第三p沟道晶体管pm23可以表达为第二等效电阻器rload1。由于第一p沟道晶体管pm21具有与截止单元态相对应的初始状态，因此相比于第二等效电阻器rload1，第一等效电阻器rintialcell可以具有较高的电阻值。因此，第一节点node_b可以具有接近于低电源电压vddl的电压电平。第一节点node_b的电压电平可以提供具有高电平的高感测输入信号sa_inh，且高感测输入信号sa_inh可以经由感测输入线202而施加给感测电路230的第一n沟道晶体管nm21的栅极。

当具有高电平的高感测输入信号sa_inh被施加给第一n沟道晶体管nm21的栅极时，第一n沟道晶体管nm21可以导通。因此，感测电路230的第一n沟道晶体管nm21可以表达为具有较低电阻值的第三等效电阻器rnon。由于无论具有高电平的高感测输入信号sa_inh如何感测电路230的第四p沟道晶体管pm24始终导通，因此第四p沟道晶体管pm24可以表达为具有较低电阻值的第四等效电阻器rpon。虽然第一n沟道晶体管nm21和第四p沟道晶体管pm24二者都导通，但是第三等效电阻器rnon的电阻值可以低于第四等效电阻器rpon的电阻值，因为第一n沟道晶体管nm21的跨导高于第四p沟道晶体管pm24的跨导。因此，具有接近于地电压的低电平的低感测输出信号sa_outl，而非低电源电压vddl，可以经由从第三等效电阻器rnon与第四等效电阻器rpon之间的节点分支出的感测输出线203而输出。相应地，nvm单元210的用作单元晶体管的第一p沟道晶体管pm21可以被认作初始单元晶体管。

图9是图示根据本公开的一个实施例的nvm器件300的电路图。参见图9，nvm器件300可以被配置成包括nvm单元310、电阻式负载部分320和感测电路330。nvm单元310可以被配置成包括用作单元晶体管的第一p沟道晶体管pm31和用作选择晶体管的第二p沟道晶体管pm32。第一p沟道晶体管pm31的栅极可以对应于浮栅，而第一p沟道晶体管pm31的漏极可以耦接到地电压端子。第一p沟道晶体管pm31的源极可以直接耦接到第二p沟道晶体管pm32的漏极。用作选择信号的第一使能信号en31可以施加给第二p沟道晶体管pm32的栅极。第二p沟道晶体管pm32的源极可以经由位线bl来耦接到第一节点node_c。

电阻式负载部分320可以包括耦接在电源电压线301与第一节点node_c之间的电阻式负载元件。在一些实施例中，该电阻式负载元件可以使用第三p沟道晶体管pm33来实现。第二使能信号en32可以施加给第三p沟道晶体管pm33的栅极。第二使能信号en32可以从第二使能信号发生器321来产生。第三p沟道晶体管pm33的源极和漏极可以分别耦接到电源电压线301和第一节点node_c。如果第三p沟道晶体管pm33导通，则第三p沟道晶体管pm33可以用作耦接在电源电压线301与第一节点node_c之间的电阻式元件。

第二使能信号发生器321可以被配置成产生施加给第三p沟道晶体管pm33的栅极的第二使能信号en32，且第三p沟道晶体管pm33可以根据施加给电源电压线301的电源电压vdd和施加给第三p沟道晶体管pm33的栅极的第二使能信号en32而工作在线性区或饱和区。第二使能信号en32的电压电平可以根据电源电压vdd的电平而改变。如果第三p沟道晶体管pm33的栅极与源极之间的电压差等于或大于临界电压，则第三p沟道晶体管pm33可以工作在线性区。与此相反，如果第三p沟道晶体管pm33的栅极与源极之间的电压差小于临界电压，则第三p沟道晶体管pm33可以工作在饱和区。第三p沟道晶体管pm33的栅极与源极之间的电压差可以通过电源电压vdd和第二使能信号en32来确定。如果电源电压vdd具有高电平(参见图5和图6中图示的高电源电压vddh)，则第二使能信号发生器321可以产生第二使能信号en32，该第二使能信号en32具有足以将第三p沟道晶体管pm33置于与线性区相对应的线性工作模式中的电压电平。如果电源电压vdd具有低电平(参见图7和图8中图示的低电源电压vddl)，第二使能信号发生器321可以产生第二使能信号en32，该第二使能信号en32具有足以将第三p沟道晶体管pm33置于与饱和区相对应的饱和工作模式中的电压电平。在一些实施例中，第二使能信号发生器321可以产生具有在电源电压vdd的30％到70％范围之内的电压电平的电压信号。例如，第二使能信号发生器321可以产生具有对应于电源电压vdd的50％的电压电平的电压信号。工作在饱和区的第三p沟道晶体管pm33的等效电阻值可以高于工作在线性区的第三p沟道晶体管pm33的等效电阻值。

感测电路330可以使用包括第一n沟道晶体管nm31和第四p沟道晶体管pm34的反相器结构来实现。第一n沟道晶体管nm31的栅极可以经由感测输入线302来接收感测输入信号sa_in。感测输入线302可以耦接到第一节点node_c。第一n沟道晶体管nm31的源极可以耦接到地电压端子。第一n沟道晶体管nm31的漏极可以耦接到第四p沟道晶体管pm34的漏极。第四p沟道晶体管pm34的源极可以耦接到传输电源电压vdd的电源电压线301。第四p沟道晶体管pm34的栅极可以经由地电压端子来接地。因此，无论感测输入信号sa_in如何，第四p沟道晶体管pm34可以始终导通。第一n沟道晶体管nm31的漏极和第四p沟道晶体管pm34的漏极可以耦接到输出感测输出信号sa_out的感测输出线203。

第一n沟道晶体管nm31可以具有比第四p沟道晶体管pm34的跨导(gm)高的跨导(gm)。即，第一n沟道晶体管nm31的沟道长度可以小于第四p沟道晶体管pm34的沟道长度，或者第一n沟道晶体管nm31的沟道宽度可以大于第四p沟道晶体管pm34的沟道宽度。由于第一n沟道晶体管nm31的跨导(gm)高于第四p沟道晶体管pm34的跨导(gm)，因此如果第一n沟道晶体管nm31和第四p沟道晶体管pm34二者都导通，则第一n沟道晶体管nm31的电阻值可以低于第四p沟道晶体管pm34的电阻值。因此，如果第一n沟道晶体管nm31和第四p沟道晶体管pm34二者都导通，则经由感测输出线203而输出的感测输出信号sa_out可以具有接近于地电压的低电压电平(即，逻辑“低”电平)。

图10图示了图9中图示的nvm器件300的电阻式负载部分320以用于图示当高电源电压vddh被施加给nvm器件300时根据第二使能信号en32的电阻式负载元件pm33的等效电阻，而图11图示了图9中图示的nvm器件300的电阻式负载部分320以用于图示当低电源电压vddl被施加给nvm器件300时根据第二使能信号en32的电阻式负载元件pm33的等效电阻。在下面的对图10和图11的描述中，假定第二使能信号发生器321产生具有对应于大约电源电压vdd(对应于高电源电压vddh或低电源电压vddl)的50％的电压电平的第二使能信号en32。如图10中所示，如果+5伏的高电源电压vddh供应给nvm器件300，则从第二使能信号发生器321产生的第二使能信号en32可以具有+2.5伏的电压电平。此第二使能信号en32可以施加给第三p沟道晶体管pm33的栅极。因此，第三p沟道晶体管pm33的栅极与源极之间的电压差可以为2.5伏。此2.5伏的电压差可以允许第三p沟道晶体管pm33工作在线性区。工作在线性区的第三p沟道晶体管pm33可以起到具有较低电阻值的等效电阻器rloadlinear的作用。与此相反的是，如图11中所示，如果+2伏的低电源电压vddl被供应给nvm器件300，则从第二使能信号发生器321产生的第二使能信号en32可以具有+1伏的电压电平。此第二使能信号en32可以施加给第三p沟道晶体管pm33的栅极。因此，1伏的电压差可以出现在第三p沟道晶体管pm33的栅极与源极之间。第三p沟道晶体管pm33可以因第三p沟道晶体管pm33的栅极与源极之间的1伏的电压差而工作在饱和区。工作在饱和区的第三p沟道晶体管pm33可以起到具有较高电阻值的等效电阻器rloadsat的作用。如参照图10和图11所述，如果高电源电压vddh被供应给nvm器件300，则用作电阻式负载元件的第三p沟道晶体管pm33可以起到具有较低电阻值的等效电阻器rloadlinear的作用，而如果低电源电压vddl被供应给nvm器件300，则第三p沟道晶体管pm33可以起到具有较高电阻值的等效电阻器rloadsat的作用。

图12是图9中图示的nvm器件300的电路图以用于图示构成nvm器件300的第二使能信号发生器321的分电压偏置电路。参见图12，与图9中所使用的相同的附图标记或标识符表示相同的元件。因此，在下文中将省略或简要提及对参照图9而阐述了的元件相同的元件的描述以避免重复说明。参见图12，第二使能信号发生器321可以使用包括第一电阻器r1和第二电阻器r2的分电压偏置电路来实现。第一电阻器r1和第二电阻器r2可以串联耦接在电源电压线301与地电压端子之间。第二使能信号发生器321的输出线可以耦接到第一电阻器r1与第二电阻器r2之间的节点。经由第二使能信号发生器321的输出线而输出的第二使能信号en32的电压电平可以通过电源电压vdd、第一电阻器r1的电阻值和第二电阻器r2的电阻值来确定。即，如果“r1”和“r2”分别表示第一电阻器r1和第二电阻器r2的电阻值，则第二使能信号en32的电压电平可以通过方程式“(r2/(r1+r2))×vdd”来计算。例如，如果第一电阻器r1与第二电阻器r2具有相同的电阻值，则第二使能信号en32可以具有与电源电压vdd的一半相对应的电压电平。

图13是图9中图示的nvm器件300的等效电路图以用于图示当高电源电压vddh被施加给nvm器件300时nvm器件300中所包括的编程了的单元晶体管的读取操作。参见图9和图13，为了执行nvm器件300的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en31以使用作选择晶体管的第二p沟道晶体管pm32导通。耦接在第一节点node_c与地电压端子之间的nvm单元310可以表达为第一等效电阻器rprogramcell。第二使能信号发生器321可以产生第二使能信号en32，该第二使能信号en32具有足以将第三p沟道晶体管pm33置于与线性区相对应的线性工作模式中的电压电平。因此，耦接在电源电压线301与第一节点node_c之间的第三p沟道晶体管pm33可以表达为第二等效电阻器rloadlinear。由于第一p沟道晶体管pm31具有与导通单元态相对应的编程态，因此相比于第二等效电阻器rloadlinear，第一等效电阻器rprogramcell可以具有较低的电阻值。因此，第一节点node_c可以具有接近于地电压的电压电平。第一节点node_c的电压电平可以提供具有低电平的低感测输入信号sa_inl，且低感测输入信号sa_inl可以经由感测输入线302而施加给感测电路330的第一n沟道晶体管nm31的栅极。

当具有低电平的低感测输入信号sa_inl被施加给第一n沟道晶体管nm31的栅极时，第一n沟道晶体管nm31可以关断。因此，感测电路330的第一n沟道晶体管nm31可以表达为具有高电阻值的第三等效电阻器rnoff。由于无论具有低电平的低感测输入信号sa_inl如何，感测电路330的第四p沟道晶体管pm34始终导通，因此第四p沟道晶体管pm34可以表达为具有低电阻值的第四等效电阻器rpon。由于相比于第三等效电阻器rnoff，第四等效电阻器rpon具有较低的电阻值，因此具有接近于高电源电压vddh的高电平的高感测输出信号sa_outh可以经由从第三等效电阻器rnoff与第四等效电阻器rpon之间的节点分支出的感测输出线303而输出。相应地，nvm单元310的用作单元晶体管的第一p沟道晶体管pm31可以被认作编程了的单元晶体管。

图14是图9中图示的nvm器件300的等效电路图以用于图示当高电源电压vddh被施加给nvm器件300时nvm器件300中所包括的初始单元晶体管的读取操作。参见图9和图14，为了执行nvm器件300的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en31以使用作选择晶体管的第二p沟道晶体管pm32导通。耦接在第一节点node_c与地电压端子之间的nvm单元310可以表达为第一等效电阻器rinitialcell。第二使能信号发生器321可以产生第二使能信号en32，该第二使能信号en32具有足以将第三p沟道晶体管pm33置于与线性区相对应的线性工作模式中的电压电平。因此，耦接在电源电压线301与第一节点node_c之间的第三p沟道晶体管pm33可以表达为第二等效电阻器rloadlinear。由于第一p沟道晶体管pm31具有与截止单元态相对应的初始状态，因此相比于第二等效电阻器rloadlinear，第一等效电阻器rinitialcell可以具有较高的电阻值。因此，第一节点node_c可以具有接近于高电源电压vddh的电压电平。第一节点node_c的电压电平可以提供具有高电平的高感测输入信号sa_inh，且高感测输入信号sa_inh可以经由感测输入线302而施加给感测电路330的第一n沟道晶体管nm31的栅极。

当具有高电平的高感测输入信号sa_inh被施加给第一n沟道晶体管nm31的栅极时，第一n沟道晶体管nm31可以导通。因此，感测电路330的第一n沟道晶体管nm31可以表达为具有较低电阻值的第三等效电阻器rnon。由于无论具有高电平的高感测输入信号sa_inh如何感测电路330的第四p沟道晶体管pm34始终导通，因此第四p沟道晶体管pm34可以表达为第四等效电阻器rpon。虽然第一n沟道晶体管nm31和第四p沟道晶体管pm34二者都导通，但是第三等效电阻器rnon的电阻值可以低于第四等效电阻器rpon的电阻值，因为第一n沟道晶体管nm31的跨导高于第四p沟道晶体管pm34的跨导。因此，具有接近于地电压的低电平的低感测输出信号sa_outl，而非高电源电压vddh，可以经由从第三等效电阻器rnon与第四等效电阻器rpon之间的节点分支出的感测输出线303而输出。相应地，nvm单元310的用作单元晶体管的第一p沟道晶体管pm31可以被认作初始单元晶体管。

图15是图9中图示的nvm器件300的等效电路图以用于图示当低电源电压vddl被施加给nvm器件300时nvm器件300中所包括的编程了的单元晶体管的读取操作。参见图9和图15，为了执行nvm器件300的读取操作，具有接近于或等于地电压的电压电平的低信号可以被提供作为第一使能信号en31以使用作选择晶体管的第二p沟道晶体管pm32导通。耦接在第一节点node_c与地电压端子之间的nvm单元310可以表达为第一等效电阻器rprogramcell。第二使能信号发生器321可以产生第二使能信号en32，第二使能信号en32具有足以将第三p沟道晶体管pm33置于与饱和区相对应的饱和工作模式中的电压电平。因此，耦接在电源电压线301与第一节点node_c之间的第三p沟道晶体管pm33可以表达为第二等效电阻器rloadsat。由于第一p沟道晶体管pm31具有与导通单元态相对应的编程态，因此相比于第二等效电阻器rloadsat，第一等效电阻器rprogramcell可以具有较低的电阻值。此外，由于第三p沟道晶体管pm33工作在饱和区，因此低电源电压vddl处的第二等效电阻器rloadsat的电阻值可以高于高电源电压vddh处的第三p沟道晶体管pm33(即，第二等效电阻器rloadlinear)的电阻值。因此，低电源电压vddl处的第二等效电阻器rloadsat的电阻值对第一等效电阻器rprogramcell的电阻值的比例可以高于高电源电压vddh处的第二等效电阻器rloadlinear的电阻值对第一等效电阻器rprogramcell的电阻值的比例。相应地，即使电源电压vdd降低，具有编程态的第一p沟道晶体管pm31的读取裕度也可以提高更多。第一节点node_c可以具有接近于地电压的电压电平。第一节点node_c的电压电平可以提供具有低电平的低感测输入信号sa_inl，且低感测输入信号sa_inl可以经由感测输入线302而施加给感测电路330的第一n沟道晶体管nm31的栅极。

当具有低电平的低感测输入信号sa_inl被施加给第一n沟道晶体管nm31的栅极时，第一n沟道晶体管nm31可以关断。因此，感测电路330的第一n沟道晶体管nm31可以表达为具有高电阻值的第三等效电阻器rnoff。由于无论具有低电平的低感测输入信号sa_inl如何，感测电路330的第四p沟道晶体管pm34始终导通，因此第四p沟道晶体管pm34可以表达为具有低电阻值的第四等效电阻器rpon。由于相比于第三等效电阻器rnoff，第四等效电阻器rpon具有较低的电阻值，因此具有接近于低供应电压vddl的高电平的高感测输出信号sa_outh可以经由从第三等效电阻器rnoff与第四等效电阻器rpon之间的节点分支出的感测输出线303而输出。相应地，nvm单元310的用作单元晶体管的第一p沟道晶体管pm31可以被认作编程了的单元晶体管。

图16是图9中图示的nvm器件300的等效电路图以用于图示当低电源电压vddl被施加给nvm器件300时nvm器件300中所包括的初始单元晶体管的读取操作。参见图9和图16，为了执行nvm器件300的读取操作，具有接近于或等于地电压的低信号可以被提供作为第一使能信号en31以使用作选择晶体管的第二p沟道晶体管pm32导通。耦接在第一节点node_c与地电压端子之间的nvm单元310可以表达为第一等效电阻器rinitialcell。第二使能信号发生器321可以产生第二使能信号en32，该第二使能信号en32具有足以将第三p沟道晶体管pm33置于与饱和区相对应的饱和工作模式中的电压电平。因此，耦接在电源电压线301与第一节点node_c之间的第三p沟道晶体管pm33可以表达为第二等效电阻器rloadsat。由于第一p沟道晶体管pm31具有与截止单元态相对应的初始状态，因此相比于第二等效电阻器rloadsat，第一等效电阻器rinitialcell可以具有较高的电阻值。因此，第一节点node_c可以具有接近于低电源电压vddl的电压电平。第一节点node_c的电压电平可以提供具有高电平的高感测输入信号sa_inh，且高感测输入信号sa_inh可以经由感测输入线302而施加给感测电路330的第一n沟道晶体管nm31的栅极。

当具有高电平的高感测输入信号sa_inh被施加给第一n沟道晶体管nm31的栅极时，第一n沟道晶体管nm31可以导通。因此，感测电路330的第一n沟道晶体管nm31可以表达为具有较低电阻值的第三等效电阻器rnon。由于无论具有高电平的高感测输入信号sa_inh如何感测电路330的第四p沟道晶体管pm34始终导通，因此第四p沟道晶体管pm34可以表达为具有较低电阻值的第四等效电阻器rpon。虽然第一n沟道晶体管nm31和第四p沟道晶体管pm34二者都导通，但是第三等效电阻器rnon的电阻值可以低于第四等效电阻器rpon的电阻值，因为第一n沟道晶体管nm31的跨导高于第四p沟道晶体管pm34的跨导。因此，具有接近于地电压的低电平的低感测输出信号sa_outl，而非低电源电压vddl，可以经由从第三等效电阻器rnon与第四等效电阻器rpon之间的节点分支出的感测输出线303而输出。相应地，nvm单元310的用作单元晶体管的第一p沟道晶体管pm31可以被认作初始单元晶体管。

根据上述的实施例，即使在低电源电压处仍可以改善nvm器件的编程了的单元的读取裕度。根据上述的实施例，在高电源电压处也可以改善nvm器件的初始单元的读取裕度。

以上已经出于说明的目的而公开了本公开的实施例。本领域技术人员将认识到，在不脱离所附权利要求中所公开的本发明的范围和精神的前提下，各种修改、添加和替换是可能的。