熔丝阵列和存储器装置的制作方法

本发明说明书主要是有关于一存储器装置技术，特别是有关于通过串联的d型触发器传送熔丝阵列的信号的存储器装置技术。

背景技术：

为了能够提升半导体存储器的生产良品率和降低生产成本，在存储器装置中的每一存储器单元会配置一冗余存储器。当存储器单元的部分字线或位线发生故障时，就会使用冗余存储器的字线或位线来进行修补。

传统上，会通过激光的方式来熔断熔丝(fuse)，以使得冗余存储器的字线或位线可以取代存储器单元发生故障的字线或位线。然而，随着半导体制造工艺技术的进步，半导体存储器装置所需的尺寸也越来越小。因此，熔丝(或熔丝阵列)会被独立配置在存储器单元之外以节省空间，且每一熔丝都会通过一信号线连接至控制器，以指示是否使用冗余存储器的字线或位线取代存储器单元发生故障的字线或位线。

然而，当所有熔丝被独立配置在存储器单元之外时，也就表示当所需传送的信号越多(即配置的熔丝越多)，所需的信号线的数量也会因而增加。因此，信号线将会占用了许多半导体存储器的布线(layout)面积，使得布线的难度也会因而增加。

技术实现要素：

有鉴于上述先前技术的问题，本发明提供了通过串联的d型触发器传送熔丝阵列的信号的熔丝阵列和存储器装置。

根据本发明的一实施例提供了一种熔丝阵列。上述熔丝阵列包括多个熔丝以及多个第一d型触发器。多个熔丝用以产生多个数据信号。多个第一d型触发器分别耦接至每一上述熔丝，以接收对应的熔丝所产生的上述数据信号，且传送一时脉信号以及上述数据信号至多个存储器细胞包含的多个第二d型触发器。上述第一d型触发器以串联的方式连接，且上述第二d型触发器以串联方式连接。

根据本发明的一实施例提供了一种存储器装置。上述存储器装置包括多个存储器细胞、一时脉产生器以及一熔丝阵列。每一上述存储器细胞包含一存储器阵列以及一冗余阵列。时脉产生器用以产生时脉信号。熔丝阵列包括多个熔丝以及多个第一d型触发器。多个熔丝会产生多个数据信号。多个第一d型触发器耦接上述时脉产生器以接收上述时脉信号，且分别耦接至上述熔丝之一者，以接收对应的熔丝所产生的上述数据信号。此外，多个第一d型触发器传送上述时脉信号以及上述数据信号至上述每一存储器细胞包含的多个第二d型触发器。上述多个第一d型触发器和上述多个第二d型触发器以串联的方式连接，且上述多个第一d型触发器和上述多个第二d型触发器的数量相同。

关于本发明其他附加的特征与优点，此领域的熟习技术人士，在不脱离本发明的精神和范围内，当可根据本案实施方法中所揭露的存储器装置，做些许的更动与润饰而得到。

附图说明

图1为显示根据本发明的一实施例所述的存储器装置100的方块图。

图2为显示根据本发明的一实施例所述的存储器细胞110的示意图。

图3为显示根据本发明的一实施例所述的熔丝阵列120的示意图。

图4为显示根据本发明的一实施例所述的d型触发器d1和d型触发器d2的连接关系的示意图。

图5a为显示根据本发明的一实施例所述的通过熔丝阵列120调整多个电路200的示意图。

图5b为显示根据本发明的一实施例所述的d型触发器d3和d型触发器d4的连接关系的示意图。

附图标号

100存储器装置

110、110-1～110-n存储器细胞

111存储器阵列

112冗余阵列

120、120-1～120-n熔丝阵列

130时脉产生器

d1、d2、d3、d4d型触发器

f1熔丝

f2调整熔丝

l1、l3数据线

l2、l4时脉线

具体实施方式

本章节所叙述的是实施本发明的最佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的申请专利范围所界定者为准。

图1为显示根据本发明的一实施例所述的存储器装置100的方块图。在一些实施例，存储器装置100可为一挥发性存储器装置(volatilememorydevices)，例如：一动态随机存取存储器(dynamicrandomaccessmemory，dram)，但本发明不以此为限。在一些实施例，存储器装置100可为一非易失性存储器装置(nonvolatilememorydevices)，例如：唯读存储器(readonlymemory，rom)，但本发明不以此为限。如图1所示，存储器装置100可包括多个存储器细胞110-1～110-n，以及多个熔丝阵列120-1～120-n，其中每一存储器细胞会对应一熔丝阵列，且熔丝阵列会通过数据线l1和时脉线l2传送信号给存储器细胞。注意地是，在图1中的方块图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。存储器装置100亦可包括其他元件。

根据本发明的一实施例，多个熔丝阵列120-1～120-n亦可整合成一熔丝阵列。根据本发明的实施例，在存储器装置100中，熔丝阵列120-1～120-n可配置于存储器细胞110-1～110-n外的任何适当的位置，并不以图1所显示的位置为限。

此外，特别说明的是，为了简化说明，以下实施例内容将以一存储器细胞110和一熔丝阵列120来做说明，也就是说在存储器细胞110和熔丝阵列120的操作适用每一存储器细胞110-1～110-n和熔丝阵列120-1～120-n。

图2为显示根据本发明的一实施例所述的存储器细胞110的示意图。如图2所示，根据本发明的一实施例，存储器细胞110可包含一存储器阵列111、一冗余阵列112以及多个d型触发器d1。注意地是，在图2中的示意图，仅是为了方便说明本发明的实施例，但本发明并不以此为限。存储器细胞110亦可包括其他元件。

存储器阵列111是由多个字线和位线所组成。冗余阵列可为一冗余存储器。当存储器阵列111的字线或位线发生故障时，可通过冗余阵列112所包含的字线或位线来取代原先的字线或位线来进行修复。根据本发明的实施例，多个d型触发器d1为以串联的方式相连接，且串联的d型触发器d1会经由一数据线l1以及一时脉线l2连接至熔丝阵列120，以接收熔丝阵列120所传送的时脉信号和数据信号。d型触发器d1从熔丝阵列120所接收到的信号会传送至一控制器或控制电路(图未显示)。在一些实施例中，控制器会解码所接收的信号，并根据解码的信号，判断是否通过冗余阵列112所包含的字线或位线来取代原先的字线或位线。举例来说，若解码出的位址数据和暂存的一位址指数据相同时，即表示存储器阵列111中对应此位址数据的一字线或一位线发生故障。控制器就会指示通过冗余阵列112所包含的一字线或一位线来取代存储器阵列111中对应此位址数据的一字线或一位线。在一些实施例中，控制器更会判断是否有接收到被标记(mark)的熔丝所传送的信号，以判断是否通过冗余阵列112所包含的字线或位线来取代原先的字线或位线。

图3为显示根据本发明的一实施例所述的熔丝阵列120的示意图。如图3所示，根据本发明的一实施例，熔丝阵列120中包含多个熔丝f1以及多个d型触发器d2。在此实施例中，多个熔丝f1和多个d型触发器d2的数量相同，且每一熔丝f1会耦接至一d型触发器d2，以提供信号给对应的d型触发器d2。根据本发明的实施例，多个d型触发器d2是以串联的方式相连接，且经由一数据线l1以及一时脉线l2连接至存储器细胞110的d型触发器d1，以传送时脉信号和数据信号至多个d型触发器d1。根据本发明的实施例，d型触发器d1的数量和d型触发器d2的数量相同。

在本发明的实施例中，熔丝f1所产生的信号通过串联的d型触发器d2来传送，所以仅需要一数据线l1以及一时脉线l2即可进行传输。因此，将可避免通过多个信号线连接至每一熔丝f1来传送熔丝f1所产生的信号所造成的信号线过多的问题。

在本发明的实施例中，多个熔丝f1可分成多个组，且每一组熔丝f1会对应冗余阵列112所包含的一字线或一位线。举例来说，若应冗余阵列112的一字线或一位线需要对应到8位的位址数据时，多个熔丝f1就会每8个分成一组，以提供对应的数据。

根据本发明的一实施例，熔丝f1可为激光熔丝。在此实施例中，若熔丝f1为激光熔丝(即传统的熔丝)，当存储器阵列111的一字线或一位线发生故障时，可通过激光装置熔断熔丝，以传送信号(例如：熔断为1，未熔断为0)至d型触发器d1，以指示通过冗余阵列112所包含的一字线或一位线来取代发生故障的一字线或一位线。

根据本发明的另一实施例，熔丝f1可为电子熔丝。在此实施例中，若熔丝f1为电子熔丝，当存储器阵列111的一字线或一位线发生故障时，可通过高压打穿熔丝f1所包含的半导体元件(例如：一金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet))，以传送信号(例如：打穿(导通)为1，未打穿(未导通)为0)至d型触发器d1，以指示通过冗余阵列112所包含的一字线或一位线来取代发生故障的一字线或一位线。

根据本发明的一实施例，存储器装置100会包括一时脉产生器130。时脉产生器130会耦接至d型触发器d2，以提供d型触发器d2所需的时脉信号。时脉产生器130所产生的时脉信号为每一d型触发器d1和每一d型触发器d2所共用。也就是说，时脉产生器130所产生的时脉信号会同时经由时脉线l2提供给d型触发器d1和d2。时脉产生器130产生的时脉信号的数量(周期数量)，会根据需要传送的信号的数量来决定。举例来说，若是需要传送9600比的数据，时脉产生器130就会产生9600个时脉信号。

根据本发明的一实施例，当数据的传输时间不足时，熔丝阵列120可分成多个区块，且每一区块可同时进行平行处理。根据区块的个数，d型触发器d2和熔丝f1会平均分配至每一区块中。在此实施例中，每一区块会包含一数据线以及一时脉线，以串联其所包含的d型触发器d2。举例来说，假设熔丝阵列120需要传送9600笔数据，当数据的传输时间不足时，熔丝阵列120可分成4个区块来进行平行处理。也就是说，每一区块会传送2400笔数据，且每一区块都需要包含一数据线以及一时脉线，以串联每一区块所包含的d型触发器d2，并传送数据信号和时脉信号至存储器细胞110所包含的多个d型触发器d1。在此实施例中，多个d型触发器d1亦会对应每一区块被分成4组，以接收对应的数据信号和时脉信号。

图4为显示根据本发明的一实施例所述的d型触发器d1和d型触发器d2的连接关系的示意图。如图4所示，每一d型触发器d2的数据压点都会耦接至一熔丝f1，以接收熔丝f1所产生的数据，且每一d型触发器d2的时脉压点都会耦接至时脉产生器130，以接收时脉信号。此外，d型触发器d1和d型触发器d2会通过数据线l1和时脉线l2串联在一起，且d型触发器d2会通过数据线l1和时脉线l2传送数据信号和时脉信号给d型触发器d1。

图5a为显示根据本发明的一实施例所述的通过熔丝阵列120调整多个电路200的示意图。如图5a所示，根据本发明的一实施例，存储器装置100中可包括一或多个需要进行调整的电路200(例如：电路200的时脉需要调整)。在本发明的实施例中，每一需调整的电路200中会根据其所需要的调整信号的数量，配置一或多个d型触发器d3，以接收熔丝阵列120所传送的调整信号。在此实施例中，熔丝阵列120会包括多个调整熔丝(optionfuse)f2，以及多个d型触发器d4。调整熔丝f2为用来调整存储器装置100中所需调整的电路200。当需要调整电路200时，存储器装置100的控制器(图未显示)可通过熔断调整熔丝f2来传送调整信号至需要调整的电路200，以进行电路200的调整。调整信号会经由数据线l3和时脉线l4传送至每一需要调整的电路200。

图5b为显示根据本发明的一实施例所述的d型触发器d3和d型触发器d4的连接关系的示意图。如图5b所示，多个d型触发器d4是以串联的方式连接，且每一d型触发器d4分别耦接一调整熔丝f2。调整熔丝f2和d型触发器d4的数量相同。在此实施例中，d型触发器d3和d型触发器d4亦以串联的方式连接，且d型触发器d3和d型触发器d4的数量相同。在此实施例中，时脉产生器130亦会耦接至d型触发器d4，以提供时脉信号给d型触发器d3和d型触发器d4。调整信号和时脉信号会经由数据线l3和时脉线l4从d型触发器d4传送至d型触发器d3。

根据本发明的实施例所提出的存储器装置100，当熔丝阵列独立配置在存储器细胞的外时，熔丝阵列仅须通过数据线和时脉线传送熔丝所产生的信号至存储器细胞，因而，可避免信号线过多的情形产生。此外，本发明的实施例所提出的存储器装置100亦可应用在，需要通过调整熔丝进行电路的调整的情况。

本说明书中所提到的“一实施例”或“实施例”，表示与实施例有关的所述特定的特征、结构、或特性是包含根据本发明的至少一实施例中，但并不表示它们存在于每一个实施例中。因此，在本说明书中不同地方出现的“在一实施例中”或“在实施例中”词组并不必然表示本发明的相同实施例。

以上段落使用多种层面描述。显然的，本文的教示可以多种方式实现，而在范例中揭露的任何特定架构或功能仅为一代表性的状况。根据本文的教示，任何熟知此技艺的人士应理解在本文揭露的各层面可独立实作或两种以上的层面可以合并实作。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。