技术特征：
技术总结
一种记忆体控制器，用来调整一输出端的阻抗匹配，并透过该输出端输出控制一记忆体的一控制讯号。该记忆体控制器包含一第一驱动及阻抗匹配电路、一第二驱动及阻抗匹配电路以及一逻辑电路。该逻辑电路耦接于该第一驱动及阻抗匹配电路及该第二驱动及阻抗匹配电路，用来设定该第一驱动及阻抗匹配电路的一第一阻抗及一第一驱动能力、设定该第二驱动及阻抗匹配电路的一第二阻抗及一第二驱动能力，以及致能该第一驱动及阻抗匹配电路以使该控制讯号具有一第一准位或致能该第二驱动及阻抗匹配电路以使该控制讯号具有不同于该第一准位的一第二准位。
技术研发人员：王世宏;黄胜国;周格至;王文山
受保护的技术使用者：瑞昱半导体股份有限公司
技术研发日：2017.11.10
技术公布日：2019.05.21