控制存储器的电路及相关的方法与流程

本发明是有关于存储器，尤指一种控制动态随机存取存储器(dynamicrandomaccessmemory，dram)的电路及相关的方法。

背景技术：

在一般的动态随机存取存储器系统中，存储器控制器会在存储器对带宽的需求不高的时候进行降频，以达到省电的效果。然而，在先前技术中，动态随机存取存储器只有在自我更新模式(self-refreshmode)下才可以改变频率，因此，若存储器控制器要控制动态随机存取存储器进行升频或降频，则必须额外牺牲进入/离开自我更新模式的时间(毫秒(ms)等级)。若是存储器对带宽的需求有快速且反复的改变时，则存储器控制器会频繁地控制存储器进入/离开自我更新模式，进而造成大量的时间延迟。

技术实现要素：

因此，本发明的目的之一在于提出一种控制存储器的电路及相关的方法，其可以大幅降低存储器进入自我更新模式的次数，以解决先前技术中的问题。

在本发明的一个实施例中，揭露了一种控制一存储器的电路，其包含有一频率参数产生器、一时钟产生器以及一存储器控制器，其中该频率参数产生器用以产生至少一频率控制信号；该时钟产生器是耦接于该频率参数产生器，且用以根据该频率控制信号来多次调升或是多次调降一时钟信号的频率，以使得该时钟信号的频率由一起始频率调整至一目标频率；以及该存储器控制器是耦接于该时钟产生器，且用以接收该时钟信号，并根据该时钟信号来控制该存储器。

在本发明的另一个实施例中，揭露了一种控制一存储器的方法，其包含有：使用一频率参数产生器来产生至少一频率控制信号；根据该频率控制信号来多次调升或是多次调降一时钟信号的频率，以使得该时钟信号的频率由一起始频率调整至一目标频率；以及根据该时钟信号来控制该存储器。

在本发明的另一个实施例中，揭露了一种控制一存储器的电路，其中该存储器为一动态随机存取存储器，且该电路包含有一存储器控制器以及一调频决定电路。该存储器控制器是用以控制该存储器的存取；以及该调频决定电路是用以自动侦测该存储器的一存取需求，以触发该存储器控制器控制该存储器进入或是离开一自我更新模式。

附图说明

图1为根据本发明一实施例的电路的方块图。

图2为根据本发明一实施例的频率参数产生器的方块图。

图3为根据本发明一实施例的时钟产生器的方块图。

图4为根据本发明一实施例的控制存储器的方法的流程图。

图5为根据本发明另一实施例的电路的方块图。

图6为根据本发明一实施例的存储器控制器的方块图。

图7为根据本发明另一实施例的电路的方块图。

图8为根据本发明另一实施例的存储器控制器的方块图。

图9为根据本发明另一实施例的控制存储器的方法的流程图。

符号说明

100、500、700电路

110、510、710频率参数产生器控制电路

120、520、720频率参数产生器

130、530、730时钟产生器

140、540、740存储器控制器

150、550、750存储器

210、220减法器

230乘法器

250延迟电路

270加法器

280取样电路

310展频时钟产生电路

320锁相回路

400～412、900～918步骤

560、760调频决定电路

602、604、606、802、804、806功能区块

610、810仲裁电路

620、820带宽侦测电路

630、830处理电路

start起始频率参数

end目标频率参数

en使能信号

r频率调整速度参数

cnt取样间隔参数

vset频率控制信号

clk时钟信号

ss_clk展频时钟信号

cmd控制信号

vf频率调整信号

具体实施方式

图1为根据本发明一实施例的电路100的方块图。如图1所示，电路100包含了一频率参数产生器控制电路110、一频率参数产生器120、一时钟产生器130、一存储器控制器140以及一存储器150。在本实施例中，存储器控制器140是为一动态随机存取存储器控制器，且存储器150为一动态随机存取存储器。

在电路100的操作中，当存储器150的频率需要调整时，频率参数产生器控制电路110会先产生一起始频率参数start、一目标频率参数end以及一频率调整速度参数r至频率参数产生器120，其中起始频率参数start是用来表示时钟产生电路130所产生的一时钟信号clk的一起始频率(或是时钟信号clk的目前频率)，目标频率参数end是用来表示时钟信号clk的一目标频率，以及频率调整速度参数r是用来表示时钟信号clk在做频率调整时的调整速度。接着，频率参数产生器控制电路110利用一使能信号en使能频率参数产生器；此外，频率参数产生器控制电路110另利用一取样间隔参数cnt控制频率参数产生器120根据一取样间隔来输出一频率控制信号vset，以供时钟产生器130调整时钟信号clk的频率。

举例来说，假设存储器150的频率需要由3200mhz调降至1600mhz，则频率参数产生器控制电路110先产生用来表示3200mhz的起始频率参数start、用来表示1600mhz的目标频率参数end以及频率调整速度参数r至频率参数产生器120。根据相同的取样间隔参数cnt，若是频率调整速度参数r的设定为一较慢的频率调降速度，则频率参数产生器120在收到使能信号en之后便可以根据取样间隔参数cnt依序地输出代表3100mhz、3000mhz、2900mhz、…、1600mhz的频率控制信号vset至时钟产生器130以缓慢地改变时钟信号clk的频率；而若是频率调整速度参数r的设定为一较快的频率调降速度，则频率参数产生器120在收到使能信号en之后便可以根据取样间隔参数cnt直接输出代表1600mhz的频率控制信号vset至时钟产生器130以快速地改变时钟信号clk的频率。实作上，频率调整速度参数r可以随时依需求进行设定，而非定值。

存储器控制器140接收来自时钟产生器130的时钟信号clk，使用时钟信号clk来对存储器150进行存取。

在本发明的一个实施例中，频率参数产生器控制电路110产生的频率调整速度参数r是控制时钟信号clk的频率改变的速率低于一上限值，且当时钟产生器130根据频率控制信号vset来调整时钟信号clk的频率的时候，存储器控制器140不需要先控制存储器150进入自我更新模式(self-refreshmode)，而是于存储器150停留在正常操作模式下直接调整时钟信号clk的频率。如此一来，即可避免先前技术中所提到的频繁地进入/离开自我更新模式而造成大量延迟的问题。

藉由频率调整速度参数r控制时钟信号clk的频率改变的速率低于一上限值，除了可以避免前述频繁地进入/离开自我更新模式所产生的延迟问题，更可以避免先前技术中快速大幅调升或调降频率所造成的脉冲干扰(glitch)，且缓慢地调升或调降频率也可降低电磁干扰(electromagneticinterference，emi)的问题。

此外，在一实施例中，频率参数产生器控制电路110可以接收时钟产生器130所产生的时钟信号clk或频率参数产生器120所输出的频率控制信号vset。若是所接收的时钟信号clk的频率等于目标频率或所接收的频率控制信号vset所对应的时钟信号clk的频率等于目标频率，则频率参数产生器控制电路110可以停止产生使能信号en以关闭频率参数产生器120。

图2为根据本发明一实施例的频率参数产生器120的方块图。如图2所示，频率参数产生器120包含了减法器210、减法器220、加法器270、一乘法器230、一延迟电路250以及一取样电路280。在频率参数产生器120的操作中，首先，减法器210将起始频率参数start与目标频率参数end相减以产生一差异信号，而减法器220、乘法器230以及延迟电路250则构成一循环，其中减法器220是将该差异信号与延迟电路250的输出相减，之后再透过乘法器230与频率调整速度参数r相乘得到一调整值，该调整值经过延迟电路250的延迟可与后续的差异信号相减；同时，加法器270将起始频率参数start与调整值相加以产生待取样频率控制信号，而取样电路280再根据取样间隔参数cnt取样待取样频率控制信号以产生频率控制信号vset并传送至时钟产生器130。

需要注意的是，图2的电路架构只是作为一范例说明，而非是本发明的限制，只要频率参数产生器120可以根据频率调整速度参数r来调整频率控制信号vset所代表的频率调升或调降的速率，相关设计上的变化应隶属于本发明的范畴。

图3为根据本发明一实施例的时钟产生器130的方块图。如图3所示，时钟产生器130包含了一展频时钟产生电路310以及一锁相回路320。展频时钟产生电路310是接收频率控制信号vset，并据以产生一展频时钟信号ss_clk，举例来说，展频时钟产生电路310可以藉由一个周期性的调变信号(例如，三角波信号)来改变信号的频率，使原本集中在某个频率的能量分散开来，以达到频率调变的功能。接着，锁相回路320根据展频时钟信号ss_clk来产生时钟信号clk至存储器控制器140。

图4为根据本发明一实施例的控制存储器150的方法的流程图。参考图1～3的实施例所揭露的内容，图4的流程如下所述。

步骤400：流程开始。

步骤401：确认时钟产生器130是否处于稳定状态。详言之，步骤401是确认时钟产生器130中锁相回路320的输出是处于稳定状态，亦即时钟产生器130能够产生具有稳定的一起始频率的时钟信号clk至存储器控制器140。

步骤402：判断时钟信号clk的频率是否需要改变。若是，流程进入步骤404；若否，流程回到步骤401。

步骤404：设定频率参数产生器120的参数。频率参数产生器控制电路110传送起始频率参数start、目标频率参数end以及频率调整速度参数r至频率参数产生器120以供频率参数产生器120进行设定。

步骤406：使能频率参数产生器120。频率参数产生器控制电路110利用使能信号en使能频率参数产生器120以开始产生频率控制信号vset至时钟产生器130。

步骤407：时钟产生器130依据频率控制信号vset改变时钟信号clk的频率。详言之，时钟产生器130是依据将频率控制信号vset逐渐将具有起始频率的时钟信号clk改变为具有目标频率的时钟信号clk，其中该目标频率是由目标频率参数end决定。

步骤408：判断时钟信号clk是否已切换至目标频率参数end。若是，流程进入步骤410；若否，流程回到步骤408。请注意，步骤408亦可藉由频率控制信号vset来进行判断。

步骤410：确认时钟产生器130是否处于稳定状态。详言之，步骤410是确认时钟产生器130中锁相回路320的输出是处于稳定状态，亦即时钟产生器130能够产生具有稳定的目标频率的时钟信号clk至存储器控制器140。

步骤412：关闭频率参数产生器120。频率参数产生器控制电路110停止传送使能信号en以关闭频率参数产生器120。请注意，虽然关闭了频率参数产生器120，时钟产生器130仍继续依照最后的调整结果进行时钟信号clk的输出。

图5为根据本发明一实施例的电路500的方块图。电路500与图1所示的电路100相比，主要是多了调频决定电路560，因此以下的说明主要针对调频决定电路560的部分。在电路500的操作中，调频决定电路560是自动侦测存储器550的存取需求，以决定针对时钟信号clk进行调频。也就是说，调频决定电路560是用来执行图4中的步骤402。具体来说，调频决定电路560可以依据存储器控制器540是否接收到来自至少一功能区块的存取请求，或是依据目前存储器控制器540中所需要使用的带宽，以产生频率调整信号vf来进行频率调整。假设目前存储器控制器540并未接收到功能区块的存取请求，或是存储器控制器540中所需要使用的带宽低于一临界值，表示可以降频来进行较省电的操作，此时调频决定电路560发送频率调整信号vf至频率参数产生器控制电路510来控制频率参数产生器520产生频率控制信号vset至时钟产生器530以降低时钟信号clk的频率；之后，假设目前存储器控制器540接收到功能区块的存取请求，或是存储器控制器540中所需要使用的带宽高于该临界值，调频决定电路560会发送频率调整信号vf至频率参数产生器控制电路510，以控制频率参数产生器520产生频率控制信号vset至时钟产生器530以提升时钟信号clk的频率至目标频率。至于调升或是调降的操作可参考以上步骤404～412所述，细节不再赘述。

在图5的实施例中，由于调频决定电路560可以自动侦测存储器控制器540的存取存储器550的相关信息来决定是否进行调频，因此可以有效率地进行操作并达到省电的功能。此外，透过频率参数产生器控制电路510以及频率参数产生器520来逐步调升或调降频率，可以避免先前技术中快速大幅调升或调降频率所造成的脉冲干扰，而使得系统更加地稳定。

在一实施例中，调频决定电路560可设置于存储器控制器540之中，参考图6，其为根据本发明一实施例的存储器控制器540的方块图。如图6所示，存储器控制器540包含了调频决定电路560、一仲裁电路610、一带宽侦测电路620以及一处理电路630，其中仲裁电路610是可接收来自多个功能区块602、604、606的存取请求，并决定其处理顺序。带宽侦测电路620可以实时的侦测仲裁电路610内部的带宽(即，仲裁电路610的数据流通量，仲裁电路610接收越多功能区块的存取请求时有越大的数据流通量)，且调频决定电路560实时地根据带宽侦测电路620的侦测结果来产生频率调整信号vf；及/或是带宽侦测电路620可以判断功能区块602、604、606是否有发送存取请求至仲裁电路610，若是没有侦测到有任何功能区块发送存取请求，则调频决定电路560产生频率调整信号vf来调降时钟信号clk的频率；若是侦测到有任一区块发送存取请求，则调频决定电路560产生频率调整信号vf来调升时钟信号clk的频率。

图7为根据本发明另一实施例的电路700的方块图。电路700与图5所示的电路500的功能类似，差异在于调频决定电路760会另外根据存储器750的存取需求来控制存储器控制器740的内部处理电路进入/离开自我更新模式，而此进入/离开自我更新模式可以包含三个阶段，分别为降频阶段、闲置阶段以及升频阶段。具体来说，假设目前存储器控制器740并未接收到功能区块的存取请求，或是存储器控制器740中所需要使用的带宽低于一临界值，则调频决定电路760发送一控制信号cmd至存储器控制器740以使得存储器控制器740的内部处理电路进入自我更新模式，接着，调频决定电路760发送一频率调整信号vf至频率参数产生器控制电路710，以控制频率参数产生器720产生频率控制信号vset至时钟产生器730来逐渐降低时钟信号clk的频率，其中调降频率的操作可参考以上步骤404～412所述。之后，存储器控制器740便进入了闲置阶段。接着，当目前存储器控制器740接收到功能区块的存取请求，或是存储器控制器740中所需要使用的带宽高于该临界值，调频决定电路760会再发送频率调整信号vf至频率参数产生器控制电路710，以控制频率参数产生器720产生频率控制信号vset至时钟产生器730来逐渐提升时钟信号clk的频率，之后调频决定电路760再发送控制信号cmd至存储器控制器740以使得存储器控制器740的内部处理电路离开自我更新模式。

在图7的实施例中，由于调频决定电路760可以自动侦测存储器控制器740的存取存储器750的相关信息来决定是否进入/离开自我更新模式后再进行降频/升频操作，因此可以更有效率地进行操作并达到省电的功能(进入自我更新模式的闲置阶段时可以达到最佳的省电效果)；此外，由于一并采用了先前实施例所述的控制升频/降频速度的技术内容，故可以同时避免脉冲干扰以及电磁干扰的问题。

在一实施例中，调频决定电路760可设置于存储器控制器740之中，参考图8，其为根据本发明另一实施例的存储器控制器740的方块图。图8所示的存储器控制器740与图6所示的存储器控制器540类似，差异在于调频决定电路760另外产生控制信号cmd至处理电路830以控制存储器控制器740进入/离开自我更新模式。由于本领域具有通常知识者在阅读过第4～7的实施例后应能明了图8所示的存储器控制器740的操作，故细节在此不予赘述。

图9为根据本发明一实施例的控制存储器750的方法的流程图。参考图7、8实施例所揭露的内容，图9的流程如下所述。

步骤900：存储器控制器740在一正常操作模式。

步骤902：判断存储器控制器740是否处于一闲置状态，例如调频决定电路760判断存储器控制器740已经有一段时间并未收到来自功能区块802、804、806的存取请求。

步骤904：调频决定电路760以控制信号cmd控制存储器控制器740进入自我更新模式。

步骤906：自我更新电路760发送频率调整信号vf至频率参数产生器控制电路710，以控制频率参数产生器720产生频率控制信号vset至时钟产生器730来降低时钟信号clk的频率。当时钟信号clk的频率降到够低时，流程进入步骤908。

步骤908：存储器控制器740进入自我更新模式的闲置阶段。

步骤910：于步骤904进行的期间，判断存储器控制器740是否接收到来自功能区块802、804、806的存取请求，若是，流程进入步骤918；若否，则继续步骤904。

步骤912：于步骤906与步骤908进行的期间，判断存储器控制器740是否接收到来自功能区块802、804、806的存取请求，若是，流程进入步骤916；若否，流程回到步骤908。

步骤916：自我更新电路760发送频率调整信号vf至频率参数产生器控制电路710，以控制频率参数产生器720产生频率控制信号vset至时钟产生器730来提升时钟信号clk的频率。

步骤918：调频决定电路760以控制信号cmd控制存储器控制器740离开自我更新模式。

简要归纳本发明，在本发明的实施例中，是透过设置一频率参数产生器以较为缓慢的速率逐步地对频率进行调整，进而使得存储器控制器可以在不需要进入自我更新模式的情形下仍可以进行升频或是降频的操作；而透过设置调频决定电路来动态地侦测存取需求以决定是否进入或是离开自我更新模式，可以有效率地进行操作并达到省电的功能；此外，在进入与离开自我更新模式时采用较为缓慢的速率逐步地对频率进行调整，更可以避免一次大幅地调升或调降频率所造成的脉冲干扰与电磁干扰的问题，使系统更加地稳定。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。