用于SONOS单元的灵敏放大器电路的制作方法

本发明涉及半导体集成电路领域，特别是涉及一种用于sonos(semiconductor-oxide-nitride-oxide-semiconductor闪速存储器)单元的灵敏放大器(sa)电路。本发明还涉及一种用于所述灵敏放大器电路的钳位电位产生电路。

背景技术：

传统的sa电路如图1所示，通过pmos晶体管mp2管，经nmos晶体管mn3对所选节点bl进行预充电，节点bl电位嵌位在反相器inv1的翻转点。当节点bl稳定在该翻转点电位，预充电结束后，sonose单元会有大电流，sonosp单元基本没有电流。单元电流经pmos晶体管mp3镜像到pmos晶体管mp1，参考电流iref经nmos晶体管mn2镜像到nmos晶体管mn1。参考电流iref的电流值取sonose单元电流的一半。单元镜像电流imirror同参考电流iref相比较，如果读sonose单元大电流，则节点vd电位升高，输出dout＝0；如果读sonosp单元，节点vd电位下降，则输出dout＝1。

sonose单元电流，有正温度系数，低温电流小，高温电流大。用反相器inv1的翻转点钳位节点bl的电压，该电压没有很明显的温度系数，因此低温读出的sonose单元电流也会偏小，低温sonose单元的读裕量会偏小。

技术实现要素：

本发明要解决的技术问题是提供一种用于sonos单元的灵敏放大器电路，能够增加sonose单元低温的读余量；为此，本发明还要提供一种用于所述灵敏放大器电路的钳位电位产生电路。

为解决上述技术问题，本发明的用于sonos单元的灵敏放大器电路，包括：三个pmos晶体管、三个nmos晶体管、一压控电流源、一电容、一反相器、一缓冲器和一钳位电位fd产生电路；

第一pmos晶体管～第三pmos晶体管的源极与电源电压端vpwr相连接，第二pmos晶体管的栅极输入预充电的反相信号preb，其的漏极与第三pmos晶体管的栅极和漏极、第一pmos晶体管的栅极和第三nmos晶体管的漏极相连接，其连接的节点记为vc；第三nmos晶体管的栅极与钳位电位fd电位产生电路的输出端相连接，其源极与第一压控电流源的正端和第一电容的一端相连接，该连接的节点记为b1，第一压控电流源的负端和第一电容的另一端接地gnd；第一pmos晶体管的漏极与第一反相器的输入端和第一nmos晶体管的漏极相连接，其连接的节点记为vd；第一nmos晶体管的栅极、第二nmos晶体管的栅极和漏极与参考电流源lref的一端相连接，第一nmos晶体管的源极和第二nmos晶体管的源极接地gnd；第一反相器的输出端与第一缓冲器的输入端相连接，第一缓冲器的输出端作为电路的输出端dout；其中：

钳位电位fd产生电路，包括：一电流源、两个nmos晶体管、一电阻和一二极管；第一电流源的一端与电源电压端vpwr相连接，另一端与第四nmos晶体管的栅极、第五nmos晶体管的栅极和漏极相连接，其连接的节点作为钳位电位fd的输出端；第五nmos晶体管的源极与第一电阻的一端相连接，第一电阻的另一端与第一二极管的输入端相连接，第一二极管的输出端接地gnd；第四nmos晶体管的漏极、源极和衬底接地gnd。

采用本发明的用于sonos单元的灵敏放大器电路，能够有效增加sonose单元低温的读裕量。

sonos存储器，高温读裕量充足，而低温读sonose单元的读裕量经常偏小。在产品量产的时候，会由于读裕量偏小，导致产品达不到可靠性指标，影响产品良率。越是高性能产品，越需要高可靠性指标。读裕量的增加，能够提升工艺生产裕量，产品有更好的良率。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的用于sonos单元的灵敏放大器电路原理图；

图2是改进的用于sonos单元的灵敏放大器电路一实施例原理图；

图3是图2中采用的fd电位产生电路一实施例原理图。

具体实施方式

假设节点fd的电压有负温度系数，低温下节点fd的电压高，节点bl的电位也就高，使得低温下的sonose单元读电流变大，增加了低温的读余量。

参见图2并结合图3所示，改进的用于sonos单元的灵敏放大器电路，在下面的实施例中，包括；三个pmos晶体管mp1～mp3、三个nmos晶体管mn1～mn3、一个压控电流源lcell、一电容c1、一反相器fx1、一缓冲器hc1和一钳位电位fd产生电路。

三个pmos晶体管mp1～mp3的源极与电源电压端vpwr相连接，pmos晶体管mp2的栅极输入预充电的反相信号preb，pmos晶体管mp2的漏极与pmos晶体管mp3的栅极和漏极、pmos晶体管mp1的栅极和nmos晶体管mn3的漏极相连接，其连接的节点记为vc。

nmos晶体管mn3的栅极与钳位电位fd产生电路的输出端相连接。

nmos晶体管mn3的源极与压控电流源lcell的正端和电容c1的一端相连接，该连接的节点记为b1，压控电流源lcell的负端和电容c1的另一端接地gnd。

pmos晶体管mp1的漏极与反相器fx1的输入端和nmos晶体管mn1的漏极相连接，其连接的节点记为vd。nmos晶体管mn1的栅极、nmos晶体管mn2的栅极和漏极与参考电流源lref的一端相连接，nmos晶体管mn1的源极和nmos晶体管mn2的源极接地gnd。

反相器fx1的输出端与缓冲器hc1的输入端相连接，缓冲器hc1的输出端作为电路的输出端dout。

钳位电位fd产生电路，包括：一电流源ia、两个nmos晶体管mn4、mn5、一电阻r1和一二极管d1。电流源ia的一端与电源电压端vpwr相连接，电流源ia的另一端与nmos晶体管mn4的栅极、nmos晶体管mn5的栅极和漏极相连接，其连接的节点作为钳位电位fd的输出端。nmos晶体管mn5的源极与电阻r1的一端相连接，电阻r1的另一端与二极管d1的输入端相连接，二极管d1的输出端接地gnd。

nmos晶体管mn4的漏极、源极和衬底接地gnd。

节点bl的电压为vdio+ir+mn5vtn-mn3vtn，其中nmos晶体管mn5和mn3是同类型的管子，vtn(n型晶体管阈值电压)可以抵消，最终节点bl的电压是vdio(二极管的正向导通电压)+ir(电阻上的压降：电流*电阻)。

二极管的正偏电压有负温度系数，低温vdio比高温的vdio高了200mv左右，低温下能有效提升sonose单元的读电流。

ir可以提高节点bl的电压。电压提高，读电流也能增加。同时也可以根据需要，用不同温度系数，或者没有温度系数的电阻。进一步调节节点bl电压以及温度特性。

对于该读的钳位电压，不能过高，否则会有读干扰；也不能过低，过低会使得读时e单元电流过小。通过图3电路，可以得到适合sonos单元的位线bl钳位电压。同时该电压存在负温度系数，低温下能有更高的钳位电压。钳位电压提高，sonos单元上有更大的vds漏源电压，sonose单元能取到更大的电流。有助于提升低温下的读sonose单元的读裕量，提升产品良率。

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。