移位寄存器单元及其驱动方法、栅极驱动电路和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。

背景技术：

现有的栅极驱动电路包括多级所述移位寄存器单元，还可以包括第一伪移位寄存器单元和第二伪移位寄存器单元。所述第一伪移位寄存器单元的栅极驱动信号输出端和所述第二伪移位寄存器单元的栅极驱动信号输出端并不与栅线连接。在正向扫描时，所述第一伪移位寄存器单元为所述栅极驱动电路中的第一级寄存器单元提供输入信号，在反向扫描时，所述第一伪移位寄存器单元为所述第一级寄存器单元提供复位信号；所述第二伪寄存器单元为所述栅极驱动电路中的最后一级移位寄存器单元提供复位信号，在反向扫描时，所述第二伪移位寄存器单元为所述最后一级寄存器单元提供输入信号，所述最后一级移位寄存器单元的栅极驱动信号输出端与显示面板上的最后一行栅线连接。

现有的栅极驱动电路在进行正向扫描时，由于第二伪移位寄存器单元的复位端并未接入相应的复位信号，则不能通过外部复位信号以拉低所述第二伪移位寄存器单元中的上拉节点的电位，如果该上拉节点的电位未被拉低，则所述第二伪移位寄存器单元中的栅极与上拉节点连接的输出晶体管会长时间打开，该输出晶体管由于长期偏压会造成其特性偏移，从而在反向扫描时，第二伪移位寄存器单元不能正确的向所述最后一级移位寄存器单元提供输入信号，从而导致反向扫描时工作异常。

技术实现要素：

本发明的主要目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，解决现有的移位寄存器单元不能自行拉低上拉节点的电位，而需要下一级移位寄存器单元的栅极驱动信号输出端来拉低上拉节点的电位，从而导致栅极驱动电路信赖性低的问题。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括用于输入第一时钟信号的第一时钟信号端和用于输出栅极驱动信号的栅极驱动信号输出端，所述移位寄存器单元还包括降噪控制电路和上拉节点降噪电路；

所述降噪控制电路分别与所述栅极驱动信号输出端、降噪控制端和降噪控制节点连接，用于在栅极驱动信号输出阶段，在第一时钟信号的控制下，根据所述栅极驱动信号控制所述降噪控制节点的电位为第一电平，并在输出截止阶段包括的降噪时间段维持所述降噪控制节点的电位为第一电平，在所述降噪控制节点的电位的控制下，控制所述降噪控制端的电位为有效电平；

所述上拉节点降噪电路分别与所述降噪控制端和上拉节点连接，用于在所述降噪时间段，在所述降噪控制端的电位的控制下，对所述上拉节点进行降噪。

实施时，所述移位寄存器单元还包括第二时钟信号端，所述降噪控制电路包括第一控制子电路、储能子电路和第二控制子电路，其中，

所述第一控制子电路分别与第一时钟信号端、所述降噪控制节点和所述栅极驱动信号输出端连接，用于在栅极驱动信号输出阶段，在所述第一时钟信号的控制下，控制所述降噪控制节点与所述栅极驱动信号输出端之间连通；

所述储能子电路与所述降噪控制节点连接，用于在所述降噪时间段维持所述降噪控制节点的电位为第一电平；

所述第二控制子电路分别与所述降噪控制节点、所述第二时钟信号端和所述降噪控制端连接，用于在所述降噪时间段，在所述降噪控制节点的电位的控制下，控制所述降噪控制端与所述第二时钟信号端之间连通。

实施时，所述第一控制子电路包括第一控制晶体管；

所述第一控制晶体管的控制极与所述第一时钟信号端连接，所述第一控制晶体管的第一极与所述栅极驱动信号输出端连接，所述第一控制晶体管的第二极与所述降噪控制节点连接。

实施时，所述储能子电路包括降噪控制电容；

所述降噪控制电容的第一端与所述降噪控制节点连接，所述降噪控制电容的第二端与所述降噪控制端连接。

实施时，所述第二控制子电路包括第二控制晶体管；

所述第二控制晶体管的控制极与所述降噪控制节点连接，所述第二控制晶体管的第一极与所述第二时钟信号端连接，所述第二控制晶体管的第二极与所述降噪控制端连接。

实施时，所述上拉节点降噪电路包括上拉节点降噪晶体管；

所述上拉节点降噪晶体管的控制极与所述降噪控制端连接，所述上拉节点降噪晶体管的第一极与所述上拉节点连接，所述上拉节点降噪晶体管的第二极与降噪电压端连接。

实施时，所述降噪控制电路包括降噪晶体管；

所述降噪晶体管的控制极与下拉节点连接，所述降噪晶体管的第一极与所述降噪控制端连接，所述降噪晶体管的第二极与降噪电压端连接。

实施时，所述移位寄存器单元还包括上拉节点控制电路、下拉节点控制电路、输出电路和输出复位电路；

所述上拉节点控制电路分别与输入端、复位端、下拉节点、第一扫描电压端、第二扫描电压端、第二电压端和上拉节点连接，用于在所述输入端的控制下，控制所述上拉节点与所述第一扫描电压端之间连通，在所述复位端的控制下，控制所述上拉节点与所述第二扫描电压端之间连通，在所述下拉节点的控制下，控制所述上拉节点与所述第二电压端之间连通；

所述下拉节点控制电路分别与第一电压端、所述上拉节点、下拉节点和第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述下拉节点的电位；

所述输出电路分别与所述上拉节点、所述第一时钟信号端和所述栅极驱动信号输出端连接，用于在所述上拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述第一时钟信号端之间连通；

所述输出复位电路分别与所述栅极驱动信号输出端、所述下拉节点、所述第二电压端和第三电压端连接，用于在所述下拉节点的电位和/或所述第三电压端输入的第三电压信号的控制下，控制所述栅极驱动信号输出端与所述第二电压端之间连通。

实施时，所述上拉节点控制电路包括第一上拉控制晶体管、第二上拉控制晶体管和第三上拉控制晶体管，其中，

所述第一上拉控制晶体管的控制极与所述输入端连接，所述第一上拉控制晶体管的第一极与所述第一扫描电压端连接，所述第一上拉控制晶体管的第二极与所述上拉节点连接；

所述第二上拉控制晶体管的控制极与所述复位端连接，所述第二上拉控制晶体管的第一极与所述上拉节点连接，所述第二上拉控制晶体管的第二极与所述第二扫描电压端连接；

所述第三上拉控制晶体管的控制极与所述下拉节点连接，所述第三上拉控制晶体管的第一极与所述上拉节点连接，所述第三上拉控制晶体管的第二极与所述第二电压端连接。

实施时，所述下拉节点控制电路包括第一下拉控制晶体管、第二下拉控制晶体管、第三下拉控制晶体管和第四下拉控制晶体管，其中，

所述第一下拉控制晶体管的控制极与所述第一下拉控制晶体管的第一极都与所述第一电压端连接，所述第一下拉控制晶体管的第二极与下拉控制节点连接；

所述第二下拉控制晶体管的控制极与所述上拉节点连接，所述第二下拉控制晶体管的第一极与所述下拉控制节点连接，所述第二下拉控制晶体管的第二极与所述第二电压端连接；

所述第三下拉控制晶体管的控制极与所述下拉控制节点连接，所述第三下拉控制晶体管的第一极与所述第一电压端连接，所述第三下拉控制晶体管的第二极与所述下拉节点连接；

所述第四下拉控制晶体管的控制极与所述上拉节点连接，所述第四下拉控制晶体管的第一极与所述下拉节点连接，所述第四下拉控制晶体管的第二极与所述第二电压端连接。

实施时，所述输出电路包括输出晶体管和存储电容；

所述输出晶体管的控制极与所述上拉节点连接，所述输出晶体管的第一极与所述第一时钟信号端连接，所述输出晶体管的第二极与所述栅极驱动信号输出端连接；

所述存储电容的第一端与所述上拉节点连接，所述存储电容的第二端与所述栅极驱动信号输出端连接。

实施时，所述输出复位电路包括第一输出复位晶体管和第二输出复位晶体管，其中，

所述第一输出复位晶体管的控制极与所述下拉节点连接，所述第一输出复位晶体管的第一极与所述栅极驱动信号输出端连接，所述第一输出复位晶体管的第二极与所述第二电压端连接；

所述第二输出复位晶体管的控制极与所述第三电压端连接，所述第二输出复位晶体管的第一极与所述栅极驱动信号输出端连接，所述第二输出复位晶体管的第二极与所述第二电压端连接。

本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：

在栅极驱动信号输出阶段，降噪控制电路在第一时钟信号的控制下，根据栅极驱动信号控制降噪控制节点的电位为第一电平；

在输出截止阶段包括的降噪时间段，降噪控制电路维持所述降噪控制节点的电位为第一电平，降噪控制电路在所述降噪控制节点的电位的控制下，控制降噪控制端的电位为有效电平，上拉节点降噪电路在所述降噪控制端的电位的控制下，对所述上拉节点进行降噪。

实施时，所述输出截止阶段包括设置于所述降噪时间段之后的降噪复位时间段，上拉节点降噪电路与降噪电压端连接，所述移位寄存器单元的驱动方法还包括：

在所述降噪复位时间段，所述降噪控制电路控制对所述降噪控制端的电位进行复位，以使得所述降噪控制端的电位变为无效电平，所述上拉节点降噪电路控制所述上拉节点与所述降噪电压端之间断开。

实施时，所述移位寄存器单元还包括第二时钟信号端，所述降噪控制电路包括第一控制子电路、储能子电路和第二控制子电路，所述储能子电路与所述降噪控制节点连接；

所述在栅极驱动信号输出阶段，降噪控制电路在第一时钟信号的控制下，根据栅极驱动信号控制降噪控制节点的电位为第一电平步骤包括：所述第一控制子电路在栅极驱动信号输出阶段，在所述第一时钟信号的控制下，控制所述降噪控制节点与所述栅极驱动信号输出端之间连通，并通过所述栅极驱动信号输出端输出的栅极驱动信号向所述储能子电路充电，以使得所述降噪控制节点的电位为第一电平；

所述在输出截止阶段包括的降噪时间段，降噪控制电路维持所述降噪控制节点的电位为第一电平，降噪控制电路在所述降噪控制节点的电位的控制下，控制所述降噪控制端的电位为有效电平步骤包括：所述储能子电路在所述降噪时间段维持所述降噪控制节点的电位为第一电平；所述第二控制子电路在所述降噪时间段，在所述降噪控制节点的电位的控制下，控制所述降噪控制端与所述第二时钟信号端之间连通，以使得所述降噪控制端的电位为有效电平。

实施时，所述储能子电路还与所述降噪控制端连接；所述输出截止阶段包括设置于所述降噪时间段之后的降噪复位时间段，所述移位寄存器单元的驱动方法还包括：

在所述降噪复位时间段，所述第一控制子电路在所述第一时钟信号的控制下，控制所述栅极驱动信号输出端与所述降噪控制节点连通，以释放所述储能子电路中存储的电荷，从而对所述降噪控制节点的电位和所述降噪控制端的电位进行复位，使得所述降噪控制端的电位变为无效电平。

本发明还提供了一种栅极驱动电路，包括多级上述的移位寄存器单元。

本发明还提供了一种显示装置，包括上述的栅极驱动电路。

与现有技术相比，本发明所述的移位寄存器单元及其驱动方法、栅极驱动电路和显示装置通过降噪控制电路和上拉节点降噪电路，能够在输出截止阶段包括的降噪时间段，对上拉节点进行降噪，通过本级移位寄存器单元即可自行拉低上拉节点的电位，而不需下一级移位寄存器单元的栅极驱动信号输出端来拉低上拉节点的电位，以提升双向扫描goa(gateonarray，设置于阵列基板上的栅极驱动电路)的信赖性。

附图说明

图1是本发明实施例所述的移位寄存器单元的结构图；

图2是本发明另一实施例所述的移位寄存器单元的结构图；

图3是本发明又一实施例所述的移位寄存器单元的结构图；

图4是本发明再一实施例所述的移位寄存器单元的结构图；

图5是本发明又一实施例所述的移位寄存器单元的结构图；

图6是本发明所述的移位寄存器单元的第一具体实施例的电路图；

图7是本发明所述的移位寄存器单元的第一具体实施例的工作时序图；

图8是本发明所述的移位寄存器单元的第二具体实施例的电路图；

图9是本发明实施例所述的栅极驱动电路包括的最后一级伪移位寄存器单元中的上拉节点的电位的波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的移位寄存器单元，包括用于输入第一时钟信号clk的第一时钟信号端和用于输出栅极驱动信号的栅极驱动信号输出端output，所述移位寄存器单元还包括降噪控制电路11和上拉节点降噪电路12；

所述降噪控制电路11分别与所述栅极驱动信号输出端output、降噪控制端ctrl和降噪控制节点nc连接，用于在栅极驱动信号输出阶段，在第一时钟信号clk的控制下，根据所述栅极驱动信号控制降噪控制节点nc的电位为第一电平，并在输出截止阶段包括的降噪时间段维持所述降噪控制节点nc的电位为第一电平，在所述降噪控制节点nc的电位的控制下，控制所述降噪控制端ctrl的电位为有效电平；

所述上拉节点降噪电路12分别与所述降噪控制端ctrl和上拉节点pu连接，用于在所述降噪时间段，在所述降噪控制端ctrl的电位的控制下，对所述上拉节点pu进行降噪。

本发明实施例所述的移位寄存器单元通过降噪控制电路11和上拉节点降噪电路12，能够在输出截止阶段包括的降噪时间段，对上拉节点pu进行降噪，通过本级移位寄存器单元即可自行拉低上拉节点pu的电位，而不需下一级移位寄存器单元的栅极驱动信号输出端来拉低上拉节点pu的电位，以提升双向扫描goa(gateonarray，设置于阵列基板上的栅极驱动电路)的信赖性。

在具体实施时，当栅极接入第一电平的晶体管为n型晶体管时，所述第一电平可以为高电平，以使得该晶体管导通，但不以此为限。

在具体实施时，当栅极接入第一电平的晶体管为p型晶体管时，所述第一电平可以为低电平，以使得该晶体管导通，但不以此为限。

在本发明实施例中，以所述第一电平为高电平为例说明，但不以此为限。

在具体实施时，所述有效电平为能够使得栅极接入其的晶体管导通的电平，例如，当该晶体管为n型晶体管时，所述有效电平可以为高电平，当该晶体管为p型晶体管时，所述有效电平可以为低电平。

本发明如图1所示的移位寄存器单元的实施例在工作时，显示周期可以包括依次设置的输入阶段、栅极驱动信号输出阶段和输出截止阶段，其中，所述输出截止阶段包括降噪时间段，在该降噪时间段内，所述降噪控制电路11在所述降噪控制节点nc的电位的控制下，控制所述降噪控制端ctrl的电位为有效电平，所述上拉节点降噪电路12在所述降噪控制端ctrl的电位的控制下，对所述上拉节点pu进行降噪。

在本发明实施例中，所述上拉节点降噪电路12可以通过在降噪时间段，在所述降噪控制端ctrl的控制下，控制所述上拉节点pu与低电压端或地端连通，以对所述上拉节点pu进行降噪，但不以此为限。

具体的，所述降噪控制电路还可以用于在所述输出截止阶段包括的降噪复位时间段，控制对所述降噪控制端的电位进行复位，以使得所述降噪控制端的电位变为无效电平；

所述上拉节点降噪电路还与降噪电压端连接，还用于当所述降噪控制端的电位为无效电平时，控制所述上拉节点与所述降噪电压端之间断开。

在具体实施时，所述输出截止阶段包括降噪时间段，以及设置于所述降噪时间段之后的降噪复位时间段，在所述降噪复位时间段，降噪控制电路控制使得降噪控制端的电位变为无效电平，从而避免下一显示周期开始时，在输入阶段和栅极驱动信号输出阶段，上拉节点的电位无法正确的被拉高的情况发生。

具体的，本发明实施例所述的移位寄存器单元还可以包括上拉节点控制电路、下拉节点控制电路、输出电路和输出复位电路；

所述上拉节点控制电路分别与输入端、复位端、下拉节点、第一扫描电压端、第二扫描电压端、第二电压端和上拉节点连接，用于在所述输入端的控制下，控制所述上拉节点与所述第一扫描电压端之间连通，在所述复位端的控制下，控制所述上拉节点与所述第二扫描电压端之间连通，在所述下拉节点的控制下，控制所述上拉节点与所述第二电压端之间连通；

所述下拉节点控制电路分别与第一电压端、所述上拉节点、下拉节点和第二电压端连接，用于在所述上拉节点的电位的控制下，控制所述下拉节点的电位；

所述输出电路分别与所述上拉节点、所述第一时钟信号端和所述栅极驱动信号输出端连接，用于在所述上拉节点的电位的控制下，控制所述栅极驱动信号输出端与所述第一时钟信号端之间连通；

所述输出复位电路分别与所述栅极驱动信号输出端、所述下拉节点、所述第二电压端和所述第三电压端连接，用于在所述下拉节点的电位和/或所述第三电压端输入的第三电压信号的控制下，控制所述栅极驱动信号输出端与所述第二电压端之间连通。

在具体实施时，所述第二电压端可以为低电压端或地端，但不以此为限。

在具体实施时，在显示时间，所述第一电压端输入的第一电压信号可以为高电压，所述第三电压端输入的第三电压信号可以为低电压，但不以此为限；

在blanking(空白)时间段(在所述空白时间内可以进行触控)，所述第一电压端输入的第一电压信号可以为低电压，所述第三电压端输入的第三电压信号可以高电压，但不以此为限。

如图2所示，在图1所示的移位寄存器单元的实施例的基础上，本发明实施例所述的移位寄存器单元还可以包括上拉节点控制电路21、下拉节点控制电路22、输出电路23和输出复位电路24；

所述上拉节点控制电路21分别与输入端input、复位端reset、下拉节点pd、第一扫描电压端vds、第二扫描电压端vsd、上拉节点pu和用于输入低电压vgl的低电压端连接，用于在所述输入端input的控制下，控制所述上拉节点pu与所述第一扫描电压端vds之间连通，在所述复位端reset的控制下，控制所述上拉节点pu与所述第二扫描电压端vsd之间连通，在所述下拉节点pd的控制下，控制所述上拉节点pu与所述低电压端之间连通；

所述下拉节点控制电路22分别与第一电压端gch、所述上拉节点pu、下拉节点pd和用于输入低电压vgl的低电压端连接，用于在所述上拉节点pu的电位的控制下，控制所述下拉节点pd的电位；

所述输出电路23分别与所述上拉节点pu、所述第一时钟信号端和所述栅极驱动信号输出端output连接，用于在所述上拉节点pu的电位的控制下，控制所述栅极驱动信号输出端output与所述第一时钟信号端之间连通；所述第一时钟信号端用于输入第一时钟信号clk；

所述输出复位电路24分别与所述栅极驱动信号输出端output、所述下拉节点pd、第三电压端gcl和输入低电压vgl的低电压端连接，用于在所述下拉节点pd的电位和/或所述第三电压端gcl输入的第三电压信号的控制下，控制所述栅极驱动信号输出端output与所述低电压端之间连通。

在图2所示的实施例中，第二电压端为输入低电压vgl的低电压端，并且，在显示时间内，gch输入高电压，gcl输入低电压，在空白时间段内，gch输入低电压，gcl输入高电压，以使得所述输出复位电路24控制output接入vgl，使得在空白时间段内所述移位寄存器单元无输出。

本发明如图2所示的移位寄存器单元的实施例在工作时，所述上拉节点控制电路21用于控制上拉节点pu的电位，所述下拉节点控制电路22用于控制下拉节点pd的电位，所述输出电路23控制所述栅极驱动信号输出端output输出栅极驱动信号，所述输出复位电路24用于对所述栅极驱动信号输出端outpu进行复位。

具体的，所述移位寄存器单元还可以包括第二时钟信号端，所述降噪控制电路包括第一控制子电路、储能子电路和第二控制子电路，其中，

所述储能子电路与所述降噪控制节点连接；

所述第一控制子电路分别与第一时钟信号端、所述降噪控制节点和所述栅极驱动信号输出端连接，用于在栅极驱动信号输出阶段，在所述第一时钟信号的控制下，控制所述降噪控制节点与所述栅极驱动信号输出端之间连通，并通过所述栅极驱动信号输出端输出的栅极驱动信号向所述储能子电路充电，以使得所述降噪控制节点的电位为第一电平；

所述储能子电路用于在所述降噪时间段维持所述降噪控制节点的电位为第一电平；

所述第二控制子电路分别与所述降噪控制节点、所述第二时钟信号端和所述降噪控制端连接，用于在所述降噪时间段，在所述降噪控制节点的电位的控制下，控制所述降噪控制端与所述第二时钟信号端之间连通，以使得所述降噪控制端的电位为有效电平。

本发明实施例所述的移位寄存器单元在工作时，在栅极驱动信号输出阶段，第一控制子电路在第一时钟信号的控制下，控制降噪控制节点与栅极驱动信号输出端之间连通，由于在栅极驱动信号输出阶段，所述栅极驱动信号为第一电平，因此能够通过所述栅极驱动信号向所述储能子电路充电，从而使得所述降噪控制节点的电位为第一电平，所述储能子电路在所述降噪时间段维持所述降噪控制节点的电位为第一电平，第二控制子电路在所述降噪时间段，在所述降噪控制节点的电位的控制下，控制降噪控制端接入第二时钟信号。

在具体实施时，如图3所示，在图2所示的移位寄存器单元的实施例的基础上，本发明实施例所述的移位寄存器单元还可以包括用于输入第二时钟信号clkb的第二时钟信号端，所述降噪控制电路可以包括第一控制子电路111、储能子电路112和第二控制子电路113，其中，

所述储能子电路112与所述降噪控制节点nc连接；

所述第一控制子电路111分别与第一时钟信号端、所述降噪控制节点nc和所述栅极驱动信号输出端output连接，用于在栅极驱动信号输出阶段，在所述第一时钟信号clk的控制下，控制所述降噪控制节点nc与所述栅极驱动信号输出端output之间连通，并通过所述栅极驱动信号输出端output输出的栅极驱动信号向所述储能子电路112充电，以使得所述降噪控制节点nc的电位为第一电平；

所述储能子电路112用于在所述降噪时间段维持所述降噪控制节点nc的电位为第一电平；

所述第二控制子电路113分别与所述降噪控制节点nc、所述第二时钟信号端和所述降噪控制端ctrl连接，用于在所述降噪时间段，在所述降噪控制节点nc的电位的控制下，控制所述降噪控制端ctrl与所述第二时钟信号端之间连通，以使得所述降噪控制端ctrl的电位为有效电平。

本发明如图3所示的移位寄存器单元的实施例在工作时，在栅极驱动信号输出阶段，第一时钟信号clk控制第一控制子电路11导通所述降噪控制节点nc与栅极驱动信号输出端output之间的连接，在栅极驱动信号输出阶段，output输出的栅极驱动信号的电位为第一电平，并所述降噪控制节点nc与所述储能子电路112连接，则通过output输出的栅极驱动信号向所述储能子电路112充电，以使得所述降噪控制节点nc的电位变为第一电平，在输出截止阶段包括的降噪时间段，储能子电路112维持所述降噪控制节点nc的电位为第一电平，第二控制子电路113在所述降噪控制节点nc的电位的控制下，控制所述降噪控制端ctrl与输入第二时钟信号clkb的第二时钟信号端之间连通，以使得ctrl的电位为有效电平，所述上拉节点降噪电路12在ctrl的控制下，控制对上拉节点pu进行降噪。

在具体实施时，所述储能子电路112还可以与所述降噪控制端连接，此时，所述储能子电路112的第一端与所述降噪控制节点连接，所述储能子电路112的第二端与所述降噪控制端连接；

所述第一控制子电路用于在所述输出截止阶段包括的降噪复位时间段，在所述第一时钟信号的控制下，控制所述栅极驱动信号输出端与所述降噪控制节点连通，以释放所述储能子电路中存储的电荷(由于在输出截止阶段，所述栅极驱动信号输出端输出低电平，因此能够释放所述储能子电路中存储的电荷)，从而对所述降噪控制节点的电位和所述降噪控制端的电位进行复位，使得所述降噪控制端的电位变为无效电平。

具体的，所述第一控制子电路可以包括第一控制晶体管；

所述第一控制晶体管的控制极与所述第一时钟信号端连接，所述第一控制晶体管的第一极与所述栅极驱动信号输出端连接，所述第一控制晶体管的第二极与所述降噪控制节点连接。

具体的，所述储能子电路可以包括降噪控制电容；

所述降噪控制电容的第一端与所述降噪控制节点连接，所述降噪控制电容的第二端与所述降噪控制端连接。

具体的，所述第二控制子电路可以包括第二控制晶体管；

所述第二控制晶体管的控制极与所述降噪控制节点连接，所述第二控制晶体管的第一极与所述第二时钟信号端连接，所述第二控制晶体管的第二极与所述降噪控制端连接。

具体的，所述上拉节点降噪电路包括上拉节点降噪晶体管；

所述上拉节点降噪晶体管的控制极与所述降噪控制端连接，所述上拉节点降噪晶体管的第一极与所述上拉节点连接，所述上拉节点降噪晶体管的第二极与降噪电压端连接。

在具体实施时，所述降噪电压端可以为低电压端或地端，但不以此为限。

如图4所示，在图3所示的移位寄存器单元的实施例的基础上，所述第一控制子电路111包括第一控制晶体管m11；

所述第一控制晶体管m11的栅极与所述第一时钟信号端连接，所述第一控制晶体管m11的漏极与所述栅极驱动信号输出端output连接，所述第一控制晶体管m11的源极与所述降噪控制节点nc连接；所述第一时钟信号端用于输入第一时钟信号clk；

所述储能子电路112包括降噪控制电容c2；

所述降噪控制电容c2的第一端与所述降噪控制节点nc连接，所述降噪控制电容c2的第二端与所述降噪控制端ctrl连接；

所述第二控制子电路113包括第二控制晶体管m12；

所述第二控制晶体管m12的栅极与所述降噪控制节点nc连接，所述第二控制晶体管m12的漏极与所述第二时钟信号端连接，所述第二控制晶体管m12的源极与所述降噪控制端ctrl连接；所述第二时钟信号端用于输入第二时钟信号clkb；

所述上拉节点降噪电路12包括上拉节点降噪晶体管m13；

所述上拉节点降噪晶体管m13的栅极与所述降噪控制端ctrl连接，所述上拉节点降噪晶体管m13的漏极与所述上拉节点pu连接，所述上拉节点降噪晶体管m13的源极与用于输入低电压vgl的低电压端连接。

在图4所示的实施例中，降噪电压端为所述低电压端，m11、m12和m13都为nmos(为n-metal-oxide-semiconductor，n型金属-氧化物-半导体)晶体管，但不以此为限。

本发明如图4所示的移位寄存器单元的实施例在工作时，输出截止阶段包括降噪时间段和设置于所述降噪时间段之后的降噪复位时间段；

在栅极驱动信号输出阶段，output输出的栅极驱动信号为高电平，clk为高电平，clkb为低电平，以控制m11打开，output输出的栅极驱动信号为c2充电，以使得m12的栅极的电位变为高电平；

在输出截止阶段包括的降噪时间段，output输出低电平，clk为低电平，clkb为高电平，m12的栅极的电位维持为高电平，m12打开，从而使得m13的栅极电位变为高电平，m13打开，以控制上拉节点pu接入低电压vgl，从而对上拉节点pu进行降噪；

在输出截止阶段包括的降噪复位时间段，output输出低电平，clk为高电平，clkb为低电平，m11打开，以使得c2的第一端与output之间连通，以释放c2中存储的电荷，拉低nc的电位和ctrl的电位；当nc的电位未被拉低至预定电平时，m12打开，c2的第二端接入clkb，也能够释放c2中释放的电荷，直至nc的电位被拉低至预定电平以下，m12关断；并ctrl的电位也被拉低，以使得m13关断。

在具体实施时，所述预定电平可以根据m12的阈值电压选定。

具体的，所述降噪控制电路可以包括降噪晶体管；

所述降噪晶体管的控制极与所述下拉节点连接，所述降噪晶体管的第一极与所述降噪控制端连接，所述降噪晶体管的第二极与降噪电压端连接。

当所述降噪控制电路包括所述降噪晶体管时，通过下拉节点以实现对降噪控制端的电位的复位。

在具体实施时，所述降噪电压端可以为低电压端，也可以为地端，但不以此为限。

如图5所示，在图4所示的移位寄存器单元的实施例的基础上，所述降噪控制电路还可以包括降噪晶体管m14；

所述降噪晶体管m14的栅极与所述下拉节点pd连接，所述降噪晶体管m14的漏极与所述降噪控制端ctrl连接，所述降噪晶体管m14的源极与用于输入低电压vgl的低电压端连接。

在图5所示的实施例中，降噪电压端为所述低电压端，m14都为nmos(为n-metal-oxide-semiconductor，n型金属-氧化物-半导体)晶体管，但不以此为限。

本发明如图5所示的移位寄存器单元的实施例在工作时，当下拉节点pd的电位为高电平时，m14打开，以控制ctrl接入vgl，从而对ctrl进行降噪。

具体的，所述上拉节点控制电路可以包括第一上拉控制晶体管、第二上拉控制晶体管和第三上拉控制晶体管，其中，

所述第一上拉控制晶体管的控制极与所述输入端连接，所述第一上拉控制晶体管的第一极与所述第一扫描电压端连接，所述第一上拉控制晶体管的第二极与所述上拉节点连接；

所述第二上拉控制晶体管的控制极与所述复位端连接，所述第二上拉控制晶体管的第一极与所述上拉节点连接，所述第二上拉控制晶体管的第二极与所述第二扫描电压端连接；

所述第三上拉控制晶体管的控制极与所述下拉节点连接，所述第三上拉控制晶体管的第一极与所述上拉节点连接，所述第三上拉控制晶体管的第二极与所述第二电压端连接。

具体的，所述下拉节点控制电路可以包括第一下拉控制晶体管、第二下拉控制晶体管、第三下拉控制晶体管和第四下拉控制晶体管，其中，

所述第一下拉控制晶体管的控制极与所述第一下拉控制晶体管的第一极都与所述第一电压端连接，所述第一下拉控制晶体管的第二极与下拉控制节点连接；

所述第二下拉控制晶体管的控制极与所述上拉节点连接，所述第二下拉控制晶体管的第一极与所述下拉控制节点连接，所述第二下拉控制晶体管的第二极与所述第二电压端连接；

所述第三下拉控制晶体管的控制极与所述下拉控制节点连接，所述第三下拉控制晶体管的第一极与所述第一电压端连接，所述第三下拉控制晶体管的第二极与所述下拉节点连接；

所述第四下拉控制晶体管的控制极与所述上拉节点连接，所述第四下拉控制晶体管的第一极与所述下拉节点连接，所述第四下拉控制晶体管的第二极与所述第二电压端连接。

在实际操作时，所述输出电路可以包括输出晶体管和存储电容；

所述输出晶体管的控制极与所述上拉节点连接，所述输出晶体管的第一极与所述第一时钟信号端连接，所述输出晶体管的第二极与所述栅极驱动信号输出端连接；

所述存储电容的第一端与所述上拉节点连接，所述存储电容的第二端与所述栅极驱动信号输出端连接。

具体的，所述输出复位电路可以包括第一输出复位晶体管和第二输出复位晶体管，其中，

所述第一输出复位晶体管的控制极与所述下拉节点连接，所述第一输出复位晶体管的第一极与所述栅极驱动信号输出端连接，所述第一输出复位晶体管的第二极与所述第二电压端连接；

所述第二输出复位晶体管的控制极与所述第三电压端连接，所述第二输出复位晶体管的第一极与所述栅极驱动信号输出端连接，所述第二输出复位晶体管的第二极与所述第二电压端连接。

下面通过两个具体实施例来说明本发明实施例所述的移位寄存器单元。

如图6所示，本发明所述的移位寄存器单元的第一具体实施例包括用于输入第一时钟信号clk的第一时钟信号端、用于输入第二时钟信号clkb的第二时钟信号端，以及，用于输出栅极驱动信号的栅极驱动信号输出端output；

本发明所述的移位寄存器单元的第一具体实施例还包括降噪控制电路、上拉节点降噪电路12、上拉节点控制电路21、下拉节点控制电路22、输出电路23和输出复位电路24；

所述降噪控制电路包括第一控制子电路111、储能子电路112和第二控制子电路113；

所述第一控制子电路111包括第一控制晶体管m11；

所述第一控制晶体管m11的栅极与所述第一时钟信号端连接，所述第一控制晶体管m11的漏极与所述栅极驱动信号输出端output连接，所述第一控制晶体管m11的源极与所述降噪控制节点nc连接；所述第一时钟信号端用于输入第一时钟信号clk；

所述储能子电路112包括降噪控制电容c2；

所述降噪控制电容c2的第一端与所述降噪控制节点nc连接，所述降噪控制电容c2的第二端与所述降噪控制端ctrl连接；

所述第二控制子电路113包括第二控制晶体管m12；

所述第二控制晶体管m12的栅极与所述降噪控制节点nc连接，所述第二控制晶体管m12的漏极与所述第二时钟信号端连接，所述第二控制晶体管m12的源极与所述降噪控制端ctrl连接；所述第二时钟信号端用于输入第二时钟信号clkb；

所述上拉节点降噪电路12包括上拉节点降噪晶体管m13；

所述上拉节点降噪晶体管m13的栅极与所述降噪控制端ctrl连接，所述上拉节点降噪晶体管m13的漏极与所述上拉节点pu连接，所述上拉节点降噪晶体管m13的源极与用于输入低电压vgl的低电压端连接；

所述上拉节点控制电路21包括第一上拉控制晶体管m1、第二上拉控制晶体管m2和第三上拉控制晶体管m10，其中，

所述第一上拉控制晶体管m1的栅极与所述输入端input连接，所述第一上拉控制晶体管m1的漏极与所述第一扫描电压端vds连接，所述第一上拉控制晶体管m1的源极与所述上拉节点pu连接；

所述第二上拉控制晶体管m2的栅极与所述复位端reset连接，所述第二上拉控制晶体管m2的漏极与所述上拉节点pu连接，所述第二上拉控制晶体管m2的源极与所述第二扫描电压端vsd连接；

所述第三上拉控制晶体管m10的栅极与所述下拉节点pd连接，所述第三上拉控制晶体管m10的漏极与所述上拉节点pu连接，所述第三上拉控制晶体管m10的源极与用于输入低电压vgl的低电压端连接；

所述下拉节点控制电路22包括第一下拉控制晶体管m9、第二下拉控制晶体管m8、第三下拉控制晶体管m5和第四下拉控制晶体管m6，其中，

所述第一下拉控制晶体管m9的栅极与所述第一下拉控制晶体管m9的漏极都与第一电压端gch连接，所述第一下拉控制晶体管m9的源极与下拉控制节点pd_cn连接；

所述第二下拉控制晶体管m8的栅极与所述上拉节点pu连接，所述第二下拉控制晶体管m8的漏极与所述下拉控制节点pd_cn连接，所述第二下拉控制晶体管m8的源极与用于输入低电压vgl的低电压端连接；

所述第三下拉控制晶体管m5的栅极与所述下拉控制节点pd_cn连接，所述第三下拉控制晶体管m5的漏极与所述第一电压端gch连接，所述第三下拉控制晶体管m5的源极与所述下拉节点pd连接；

所述第四下拉控制晶体管m6的栅极与所述上拉节点pu连接，所述第四下拉控制晶体管m6的漏极与所述下拉节点pd连接，所述第四下拉控制晶体管m6的源极与所述低电压端连接；

所述输出电路23包括输出晶体管m3和存储电容c1；

所述输出晶体管m3的栅极与所述上拉节点pu连接，所述输出晶体管m3的漏极与所述第一时钟信号端连接，所述输出晶体管m3的源极与所述栅极驱动信号输出端output连接；所述第一时钟信号端用于输入第一时钟信号clk；

所述存储电容c1的第一端与所述上拉节点pu连接，所述存储电容c1的第二端与所述栅极驱动信号输出端output连接；

所述输出复位电路24包括第一输出复位晶体管m4和第二输出复位晶体管m7，其中，

所述第一输出复位晶体管m4的栅极与所述下拉节点pd连接，所述第一输出复位晶体管m4的漏极与所述栅极驱动信号输出端output连接，所述第一输出复位晶体管m4的源极与所述低电压端连接；

所述第二输出复位晶体管m7的栅极与所述第三电压端gcl连接，所述第二输出复位晶体管m7的漏极与所述栅极驱动信号输出端output连接，所述第二输出复位晶体管m7的源极与所述低电压端连接。

在图6所示的第一具体实施例中，降噪电压端为低电压端，第二电压端为低电压端，所有的晶体管都为nmos(为n-metal-oxide-semiconductor，n型金属-氧化物-半导体)晶体管，但不以此为限。

在图6所示的第一具体实施例中，input与相邻上一级移位寄存器单元的栅极驱动信号输出端连接，reset与相邻下一级移位寄存器单元的栅极驱动信号输出端连接；

在正向扫描时，vds输入的第一扫描电压为高电平，vsd输入的第二扫描电压为低电平；在反向扫描时，vds输入的第一扫描电压为低电平，vsd输入的第二扫描电压为高电平；

在图6所示的第一具体实施例中，vgl为goa电路内低电位参考电位，gch输入的第一电压信号是控制下拉节点pd的信号，在显示时间内，gch输入高电平，在空白时间段内，gch输入低电平；

在图6所示的第一具体实施例中，gcl输入第三电压信号，在显示时间内，gcl输入低电平；在空白时间段内，gcl输入高电平，以控制m7打开，从而使得output输出低电平；

在图6所示的第一具体实施例中，在显示时间内，clk和clkb都为时钟信号，clk和clkb相互反相；在空白时间段，clk和clkb可以都为低电平；clk、clkb和output输出的栅极驱动信号共同作用，以对上拉节点pu进行降噪。

并在图6所示的第一具体实施例中，将m8的宽长比设置为大于m9的宽长比，并将m6的宽长比设置为小于m5的宽长比。

如图7所示，本发明如图6所示的移位寄存器单元的第一具体实施例在工作时，显示时间td1包括依次设置的输入阶段s11、栅极驱动信号输出阶段s12和输出截止阶段s13；在正向扫描时，

在输入阶段s11，input输入高电平，reset输入低电平，vds输入高电平，vsd输入低电平，clk为低电平，clkb为高电平，m1打开，m2关闭，以控制pu的电位变为高电平；gch输入高电平，gcl输入低电平，m9和m8都打开，pd_cn的电位为低电平，m6打开，m5关闭，从而使得pd的电位为低电压；

在栅极驱动信号输出阶段s12，input和reset都输入低电平，gch输入高电平，gcl输入低电平，clk为高电平，clkb为低电平，c1自举拉升pu的电位，pd的电位维持为低电压，m3打开，output接入clk，从而使得output输出的栅极驱动信号为高电平，m11打开，nc与output连接，通过所述栅极驱动信号为c2充电，以使得nc的电位变为高电平，m12打开，ctrl接入clkb，ctrl的电位为低电平，m13关闭；

所述输出截止阶段s13包括复位时间段s131和输出截止时间段s132；所述复位时间段s131即为所述降噪时间段，所述输出截止时间段s132包括降噪复位时间段；

在所述复位时间段s131，input输入低电平，gch输入高电平，gcl输入低电平，clk为低电平，clkb为高电平，m11关闭，nc的电位由c2维持为高电平，m12打开，ctrl接入clkb，从而使得ctrl的电位为高电平，m13打开，pu接入vgl，从而对pu进行降噪；m9打开，m6和m8关闭，pd_cn的电位为高电平，m5打开，以使得pd的电位为高电平，m3关闭，m4打开，以使得output接入vgl，output输出低电压；

从本发明如图6所示的移位寄存器单元的第一具体实施例在复位时间段s131的工作过程可知，即使该移位寄存器单元为goa包括的最后一级dummy(伪)移位寄存器单元，在复位时间段s131并没有复位信号接入复位端reset以拉低pu的电位，也可以通过output、clk和clkb来控制m11、m12、m13，来对上拉节点pu进行降噪；

在所述输出截止时间段s132，gch输入高电平，gcl输入低电平，clk间隔为高电平、低电平，clkb间隔为低电平、高电平，output输出低电压；

在所述输出截止时间段s132包括的降噪复位时间段，clk为高电平，clkb为低电平，m11打开，output与nc连接，output输出低电平信号，释放c2中存储的电荷，以拉低nc的电位和ctrl的电位，使得nc的电位和ctrl的电位都变为无效电平，以关断m12和m13；

在所述降噪复位时间段，当nc的电位未被拉低至预定电平时，m12打开，c2的第二端接入clkb，也能够释放c2中释放的电荷，直至nc的电位被拉低至预定电平以下，m12关断。

当本发明如图6所示的移位寄存器单元的第一具体实施例工作时，在反向扫描时，vds输入低电平，vsd输入高电平。

如图8所示，在如图6所示的移位寄存器单元的第一具体实施例的基础上，在本发明所述的移位寄存器单元的第二具体实施例中，所述降噪控制电路还包括降噪晶体管m14；

所述降噪晶体管m14的栅极与所述下拉节点pd连接，所述降噪晶体管m14的漏极与所述降噪控制端ctrl连接，所述降噪晶体管m14的源极与所述输入低电压vgl的低电压端连接。

在图8所示的移位寄存器单元的第二具体实施例中，m14为nmos管，降噪电压端为所述低电压端，但不以此为限。

本发明图8所示的移位寄存器单元的第二具体实施例在工作时，所述复位时间段包括降噪时间段；

在所述降噪时间段，对pu进行降噪，以使得pu的电位变为低电压；

在pu的电位变为低电压之后，pd的电位被m9和m5拉升为高电压，m14打开，以对ctrl的电位进行复位，从而关断m13，则在本发明图8所示的移位寄存器单元的第二具体实施例中，pd的电位为高电压的时间段即为所述降噪复位时间段。

本发明实施例所述的移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：

在栅极驱动信号输出阶段，降噪控制电路在第一时钟信号的控制下，根据栅极驱动信号以控制降噪控制节点的电位为第一电平；

在输出截止阶段包括的降噪时间段，降噪控制电路维持所述降噪控制节点的电位为第一电平，降噪控制电路在所述降噪控制节点的电位的控制下，控制所述降噪控制端的电位为有效电平，上拉节点降噪电路在所述降噪控制端的电位的控制下，对所述上拉节点进行降噪。

本发明实施例所述的移位寄存器单元的驱动方法能够在输出截止阶段包括的降噪时间段，通过降噪控制电路和上拉节点降噪电路对上拉节点进行降噪，通过本级移位寄存器单元即可自行拉低上拉节点的电位，而不需下一级移位寄存器单元的栅极驱动信号输出端来拉低上拉节点的电位，以提升双向扫描goa(gateonarray，设置于阵列基板上的栅极驱动电路)的信赖性。

在具体实施时，所述输出截止阶段可以包括设置于所述降噪时间段之后的降噪复位时间段，上拉节点降噪电路与降噪电压端连接，所述移位寄存器单元的驱动方法还可以包括：

在所述降噪复位时间段，所述降噪控制电路控制对所述降噪控制端的电位进行复位，以使得所述降噪控制端的电位变为无效电平，所述上拉节点降噪电路控制所述上拉节点与所述降噪电压端之间断开。

在实际操作时，所述输出截止阶段可以包括降噪时间段，以及设置于所述降噪时间段之后的降噪复位时间段，在所述降噪复位时间段，降噪控制电路控制使得降噪控制端的电位变为无效电平，从而避免下一显示周期开始时，在输入阶段和栅极驱动信号输出阶段，上拉节点的电位无法正确的被拉高的情况发生。

具体的，所述移位寄存器单元还可以包括第二时钟信号端，所述降噪控制电路可以包括第一控制子电路、储能子电路和第二控制子电路，所述储能子电路可以与所述降噪控制节点连接；

所述在栅极驱动信号输出阶段，降噪控制电路在第一时钟信号的控制下，根据栅极驱动信号控制降噪控制节点的电位为第一电平步骤可以包括：所述第一控制子电路在栅极驱动信号输出阶段，在所述第一时钟信号的控制下，控制所述降噪控制节点与所述栅极驱动信号输出端之间连通，并通过所述栅极驱动信号输出端输出的栅极驱动信号向所述储能子电路充电，以使得所述降噪控制节点的电位为第一电平；

所述在输出截止阶段包括的降噪时间段，降噪控制电路维持所述降噪控制节点的电位为第一电平，降噪控制电路在所述降噪控制节点的电位的控制下，控制所述降噪控制端的电位为有效电平步骤包括：所述储能子电路在所述降噪时间段维持所述降噪控制节点的电位为第一电平；所述第二控制子电路在所述降噪时间段，在所述降噪控制节点的电位的控制下，控制所述降噪控制端与所述第二时钟信号端之间连通，以使得所述降噪控制端的电位为有效电平。

在具体实施时，在栅极驱动信号输出阶段，第一控制子电路在第一时钟信号的控制下，控制降噪控制节点与栅极驱动信号输出端之间连通，由于在栅极驱动信号输出阶段，所述栅极驱动信号为第一电平，因此能够通过所述栅极驱动信号向所述储能子电路充电，从而使得所述降噪控制节点的电位为第一电平，所述储能子电路在所述降噪时间段维持所述降噪控制节点的电位为第一电平，第二控制子电路在所述降噪时间段，在所述降噪控制节点的电位的控制下，控制降噪控制端接入第二时钟信号，以使得所述降噪控制端的电位为有效电平。

具体的，所述储能子电路还可以与所述降噪控制端连接；所述输出截止阶段可以包括设置于所述降噪时间段之后的降噪复位时间段，所述移位寄存器单元的驱动方法还可以包括：

在所述降噪复位时间段，所述第一控制子电路在所述第一时钟信号的控制下，控制所述栅极驱动信号输出端与所述降噪控制节点连通，以释放所述储能子电路中存储的电荷，从而对所述降噪控制节点的电位和所述降噪控制端的电位进行复位，使得所述降噪控制端的电位变为无效电平。

在具体实施时，所述第一控制子电路在所述降噪复位时间段，在所述第一时钟信号的控制下，控制所述栅极驱动信号输出端与所述降噪控制节点连通，以释放所述储能子电路中存储的电荷(由于在输出截止阶段，所述栅极驱动信号输出端输出低电平，因此能够释放所述储能子电路中存储的电荷)，以能够对所述降噪控制节点的电位和所述降噪控制端的电位进行复位，使得所述降噪控制端的电位变为无效电平。

本发明实施例所述的栅极驱动电路包括多级上述的移位寄存器单元。

本发明实施例所述的栅极驱动电路包括多级所述移位寄存器单元，还可以包括第一伪移位寄存器单元和第二伪移位寄存器单元；

所述第一伪移位寄存器单元的结构和所述第二伪移位寄存器单元的结构与所述移位寄存器单元的结构相同，只是所述第一伪移位寄存器单元的栅极驱动信号输出端和所述第二伪移位寄存器单元的栅极驱动信号输出端并不与栅线连接；

第一伪移位寄存器单元的栅极驱动信号输出端与所述栅极驱动电路包括的第一级移位寄存器单元的输入端连接，在正向扫描时，所述第一伪移位寄存器单元为所述第一级寄存器单元提供输入信号，在反向扫描时，所述第一伪移位寄存器单元为所述第一级寄存器单元提供复位信号，所述第一级移位寄存器单元的栅极驱动信号输出端与显示面板上的第一行栅线连接；

第二伪移位寄存器单元的栅极驱动信号输出端与所述栅极驱动电路包括的最后一级移位寄存器单元的复位端连接，在正向扫描时，所述第二伪寄存器单元为所述最后一级移位寄存器单元提供复位信号，在反向扫描时，所述第二伪移位寄存器单元为所述最后一级寄存器单元提供输入信号，所述最后一级移位寄存器单元的栅极驱动信号输出端与显示面板上的最后一行栅线连接。

本发明实施例所述的栅极驱动电路在进行正向扫描时，由于第二伪移位寄存器单元的复位端并未接入相应的复位信号，则不能通过外部复位信号以拉低所述第二伪移位寄存器单元中的上拉节点的电位，如果该上拉节点的电位未被拉低，则所述第二伪移位寄存器单元中的m3会长时间打开，m3由于长期偏压会造成其特性偏移，从而在反向扫描时，第二伪移位寄存器单元不能正确的向所述最后一级移位寄存器单元提供输入信号，从而导致反向扫描时工作异常；

而本发明实施例通过本级栅极驱动信号输出端、第一时钟信号和第二时钟信号即可实现对本级移位寄存器单元中的上拉节点的降噪，解决上述问题。

如图9所示，在显示时间段td1，clk和clkb为时钟信号，clk和clkb相互反相，需要在第二伪移位寄存器单元中的上拉节点pud2的电位被clkb拉低后，再控制进入空白时间段tb。

本发明实施例所述的显示装置包括上述的栅极驱动电路。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。