一种用于OTP编程的多功能电压切换电路的制作方法

本发明涉及数模混合集成电路领域，具体地，涉及一种用于otp编程的多功能电压切换电路。

背景技术：

很多芯片，尤其是传感器相关芯片，需要内部集成otp(一次性可编程非易失性存储器)，用于校准、参数配置等。这类芯片，需要一个otp编程引脚，在otp编程时，要输入高电平，在非编程时，输入固定的高电平或低电平。芯片的小型化要求越来越高，要求芯片封装管脚越来越少，导致芯片引脚资源紧缺。

技术实现要素：

本发明提出的多功能电压切换电路，将上述otp编程引脚编程/非编程电压的切换功能集成到芯片内部实现，因此终测时无需芯片外部电压切换电路，简化了设计。同时，otp的编程引脚在非编程时，可以复用为一个逻辑控制引脚，节省芯片引脚资源。

为实现上述发明目的，本申请提供了一种用于otp编程的多功能电压切换电路，实现两个功能：

1，芯片内完成otp编程/非编程电压的切换；

2，实现otp编程引脚的功能复用，不仅可用于otp编程高压的输入，还可以作为逻辑控

制输入。

本发明提供的用于otp编程的多功能电压切换电路包括：高电压选择电路、开关控制电路、第一pmos开关、第二pmos开关和逻辑判断电路；所述电路的引脚包括：vpp、vdd、prgm、vprg和slg。

vpp为复用引脚，可用作otp编程高压输入或逻辑信号；vdd为低压供电电源；prgm为otp编程控制引脚；vprg为编程电压输出引脚；slg为逻辑输出信号。

高电压选择电路与vpp和vdd相连，高压选择电路的输出引脚vo与开关控制电路高压电源vddh相连；开关控制电路的输入为prgm，输出k1和k2分别与第一pmos开关和第二pmos开关栅极相连，控制pmos开关闭合和断开；第一pmos开关漏极接vdd，源极接vrpg，第一pmos开关的衬底可以悬空或与vprg相连；第二pmos开关漏极接vpp，源极接vrpg，第二pmos开关的衬底悬空；逻辑判断电路的输入与vpp相连，逻辑判断电路根据vpp电平输出逻辑信号；

高电压选择电路包括：第三pmos开关和第四pmos开关。第三pmos开关源极与vdd相连，漏极连到高压选择电路输出引脚vo；第四pmos开关源极与vpp相连，漏极连到高压选择电路输出引脚vo。

开关控制电路包括反向器、第一电平转换电路和第二电平转换电路；编程控制引脚prgm为输入端，与反向器的输入和第一电平转换电路的输入相连，反向器输的输出与电平转换电路的输入相连，电平转换电路的输出连到开关控制电路的输出k1，第二电平转换电路的输出连到开关控制电路的输出k2，第一电平转化电路和第二电平转化电路的高压电源接到vddh。

其中，电平转换电路包括：第五pmos开关、第六pmos开关、第七pmos开关、第八pmos开关和第一nmos开关、第二nmos开关；第五pmos开关、第六pmos开关的源极和衬底连接到vddh，第五pmos开关的栅极和第六pmos开关的漏极相连并连接到电平转换器的输出oh，第六pmos开关的栅极和pmos的漏极相连，第七pmos开关和第八pmos开关的栅极连接到一个偏置电压vb，第七pmos开关的源极和第五pmos开关的漏极相连，第八pmos开关的源极和第六pmos开关的漏极相连并连接到电平转换器的输出oh，第七pmos开关的漏极与第一nmos开关的漏极相连，第八pmos开关的漏极和第二nmos开关的漏极相连，第八pmos开关的栅极与电平转换器的输入il，第二nmos开关的栅极与反向器的输出相连，第八pmos开关、第一nmos开关的源极和衬底与地相连，反向器的输入与电平转换器输入il相连。

逻辑判断电路，将vpp的电平信号转化为逻辑信号，逻辑信号输出引脚为slg；可以用反向器、比较器等实现逻辑信号转化功能。

本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：

本发明提出的多功能电压切换电路，将otp编程引脚编程/非编程电压的切换功能集成到芯片内部实现，因此终测时无需芯片外部电压切换电路，简化了设计。同时，otp的编程引脚在非编程时，可以复用为一个逻辑控制引脚，节省芯片引脚资源。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定；

图1是本申请中于otp编程的多功能电压切换电路的结构示意图；

图2是本申请中高电压选择电路示意图；

图3是本申请中开关控制电路示意图；

图4是本申请中电平转换电路的一种实现示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

请参考图1-图3，本申请提供的电路包括：高电压选择电路1、开关控制电路2、第一pmos开关3、第二pmos开关4和逻辑判断电路5。

所述电路的引脚包括：vpp、vdd、prgm、vprg和slg。

vpp为复用引脚，可用作otp编程高压输入或逻辑信号；vdd为低压供电电源；prgm为otp编程控制引脚；vprg为编程电压输出引脚；slg为逻辑输出信号。

高电压选择电路1与vpp和vdd相连，高压选择电路1的输出引脚vo与开关控制电路高压电源vddh相连；开关控制电路2的输入为prgm，输出k1和k2分别与第一pmos开关3和第二pmos开关4栅极相连，控制pmos开关闭合和断开；第一pmos开关3漏极接vdd，源极接vrpg，第一pmos3的衬底可以悬空或与vprg相连；第二pmos开关4漏极接vpp，源极接vrpg，第二pmos开关4的衬底悬空；逻辑判断电路5的输入与vpp相连，逻辑判断电路5根据vpp电平输出逻辑信号；

为了使第一pmos开关3和第二pmos开关4能够正确关闭，pmos开关的栅极电压必须大于等于源极电压。pmos开关栅极电压达到vpp和vdd中较高的电压时可以确保pmos开关正确关闭。因此本发明采用了高电压选择电路1，选择vpp和vdd中较高的电压输入到开关控制电路中，使开关控制信号的高电平为vpp和vdd中电压较高的电平。

高电压选择电路1包括：第三pmos开关6和第四pmos开关7。第三pmos开关6源极与vdd相连，漏极连到高压选择电路1输出引脚vo；第四pmos开关7源极与vpp相连，漏极连到高压选择电路1输出引脚vo。

采用该电路不仅可以选择较高的电平输入到开关控制电路中，同时该电路允许vpp电压可以从0v变化至otp烧写所需的高电压。因此vpp可以复用为逻辑控制引脚，节省芯片的引脚资源。

开关控制电路2由反向器8、第一电平转换电路9和第二电平转换电路10组成；编程控制引脚prgm为输入端，与反向器8的输入和第一电平转换电路9的输入相连，反向器输8的输出与第二电平转换电路10的输入相连，第一电平转换电路9的输出连到开关控制电路2的输出k1，第二电平转换电路10的输出连到开关控制电路2的输出k2，第一电平转化电路9和第二电平转换电路10的高压电源接到vddh。

开关控制电路的目的是产生正确的开关控制信号。第一电平转换电路7和第二电平转换电路8的高压电源接到vddh上面，vddh与高电压选择电路的输出相连，因此开关控制信号k1和k2的高电平为vpp和vdd中较高的一个，可以保证pmos开关3和4的正确关闭。

请参考图4，电平转换电路包括：第五pmos开关11、第六pmos开关12、第七pmos开关13、第八pmos开关14和第一nmos开关15、第二nmos开关16；第五pmos开关11、第六pmos开关12的源极和衬底连接到vddh，第五pmos开关11的栅极和第六pmos开关12的漏极相连并连接到电平转换器的输出oh，第六pmos开关12的栅极和pmos11的漏极相连，第七pmos开关13和第八pmos开关14的栅极连接到一个偏置电压vb，第七pmos开关13的源极和第五pmos开关11的漏极相连，第八pmos开关14的源极和第六pmos开关12的漏极相连并连接到电平转换器的输出oh，第七pmos开关13的漏极与第一nmos开关15的漏极相连，第八pmos开关14的漏极和第二nmos开关16的漏极相连，第八pmos开关14的栅极与电平转换器的输入il，第二nmos开关16的栅极与反向器17的输出相连，第八pmos开关14、第一nmos开关15的源极和衬底与地相连，反向器17的输入与电平转换器输入il相连。其中，pmos13和pmos14的作用是限制pmos11和pmos12的漏极电压；pmos13和pmos14的栅极接到一个合适的电压vb上，使pmos11和pmos12的漏极与vb的电压差约等于阈值电压。

开关控制电路的输入信号prgm可以直接由片内产生，因此直接在芯片内完成otp编程/非编程电压的切换。

逻辑判断电路将vpp的电平信号转化为逻辑信号，逻辑信号输出引脚为slg，可以用反向器、比较器等实现逻辑信号转化功能。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。