一种阻型存储器写入验证电路的制作方法

本实用新型涉及集成电路存储器基本电路设计领域，具体涉及一种阻型存储器写入验证电路。

背景技术：

随着便携式消费电子被越来越广泛的使用，对大容量非挥发性存储器的要求也越来越迫切。传统的可擦除编程只读存储器（EPROM）和电可擦除编程只读存储器（EEPROM）已远远不能满足如今的市场需求。

为弥补上述不足，出现了快闪存储器（FLASH），快闪存储器为一种可以被电抹除并且重新写入的非易失性存储器，并且主要系应用在存储卡与USB快闪随身碟，藉以作为一般的储存与电脑装置和数位产品间的数据之转运。快闪存储器包括众多的存储区块，并且每一存储区块具有复数个用以储存数据的储存存储器页面。快闪存储器系以存储区块为单元进行抹除，而以储存存储器页面为单位进行写入。换言之，当快闪存储器之数据被抹除时，快闪存储器之一存储区块中的所有储存存储器页面都必须要被一起抹除。此外，数据仅可以被写入至未储存数据的储存存储器页面或已抹除的储存存储器页面。然而，快闪存储器中每个存储区块仅可以被抹除一定次数。当一存储区块之抹除次数超过一临界值时，该存储区块将无法被正确地写入，并且由该存储区块读取出数据时将可能发生错误。

此外，快闪存储器仍面临着操作电压过大、操作速度慢、耐久力不够等为人所诟病的缺点。于是许多阻型非易失型存储器应运而生，如RRAM、MRAM、FeRAM、PRAM等。这些阻型存储器需要将值转换为电阻值的大小来分辨0和1。其通常需要读出后才能判断写入是否成功，即每次写入都需要读出进行验证，若验证到写入失败则需要再次写入，这就需要在写入会后至少多出一个周期的读动作，从而影响了阻型存储器的写入速度。

技术实现要素：

本实用新型的发明目的是提供一种阻型存储器写入验证电路，通过优化写入验证，提高了阻型存储器的写入速度。

为达到上述发明目的，本实用新型采用的技术方案是：一种阻型存储器写入验证电路，包括运算放大器、晶体管MP1、晶体管MN1以及电流电压转换电路；

所述运算放大器的正相输入端连接输入参考电压，所述运算放大器的反相输入端连接到阻型存储器的写入端，所述运算放大器的输出端连接到晶体管MN1的栅极，所述晶体管MN1的漏极连接到阻型存储器的写入端，所述晶体管MN1的源极连接到晶体管MP1的漏极，所述晶体管MP1的源极连接到电源端，所述晶体管MP1的漏极和栅极均连接到电流电压转换电路的输入端。

上述技术方案中，所述晶体管MP1为PMOS管，所述晶体管MN1为NMOS管。

上述技术方案中，所述运算放大器的正相输入端连接输入参考电压的电压值为1.5~2.5V。

上述技术方案中，所述电流电压转换电路包括晶体管MP2和电阻R，所述晶体管MP2的源极连接到电源端，栅极作为电流电压转换电路的输入端，漏极作为电流电压转换电路的输出端，并且漏极还连接到电阻R。

上述技术方案中，所述晶体管MP2的源极连接的电源端的电压3.3V。

上述技术方案中，所述晶体管MP2为PMOS管。

上述技术方案中，所述晶体管MP1的源极连接的电源端的电压3.3V。

本实用新型的工作原理为：通过读出写电流进行检测，假设阻型存储器为高阻态，需要写为低阻态，则写入的电流会由小变大，原因是整个写电路上的电阻会因为阻型存储器的变化而减小，从而引起电流的增大，如果写入不成功，则电流较小；同理，当阻型存储器需要从低阻态写为高组态，则电流会减小；通过将小电流转换为逻辑0，大电流转换为逻辑1，来判断写入是否成功。

由于上述技术方案运用，本实用新型与现有技术相比具有下列优点：

1．本实用新型的阻型存储器写入验证电路能够在写的同时检测写电流，通过判断写电流的大小就能确定阻型存储器是否写入成功，省去了现有的至少一个周期的验证动作，简化了处理步骤，提高了写入效率；

2．本实用新型不仅适用于RRAM，还可用于PRAM、MRAM等多种阻型存储器。

附图说明

图1是本实用新型实施例一的电路结构示意图。

具体实施方式

下面结合附图及实施例对本实用新型作进一步描述：

实施例一：

参见图1所示，一种阻型存储器写入验证电路，包括运算放大器、晶体管MP1、晶体管MN1以及电流电压（I/V）转换电路；

所述运算放大器的正相输入端连接输入参考电压Ref，所述运算放大器的反相输入端连接到阻型存储器的写入端，所述运算放大器的输出端连接到晶体管MN1的栅极，所述晶体管MN1的漏极连接到阻型存储器的写入端，所述晶体管MN1的源极连接到晶体管MP1的漏极，所述晶体管MP1的源极连接到电源端，所述晶体管MP1的漏极和栅极均连接到电流电压（I/V）转换电路的输入端。

本实施例中，所述晶体管MP1为PMOS管，所述晶体管MN1为NMOS管。

本实施例中，所述运算放大器的正相输入端连接输入参考电压的电压值为2V。

本实施例中，所述电流电压转换电路包括晶体管MP2和电阻R，所述晶体管MP2的源极连接到电源端，栅极作为电流电压转换电路的输入端，漏极作为电流电压转换电路的输出端，并且漏极还连接到电阻R。

本实施例中，所述晶体管MP2的源极连接的电源端的电压3.3V。

本实施例中，所述晶体管MP2为PMOS管。

本实施例中，所述晶体管MP1的源极连接的电源端的电压3.3V。

本实用新型的晶体管MP2的源极连接的电源端和晶体管MP1的源极连接的电源端的电压值可以根据具体工艺要求进行设定。

本实用新型的工作原理为：通过读出写电流进行检测，假设阻型存储器为高阻态，需要写为低阻态，则写入的电流会由小变大，原因是整个写电路上的电阻会因为阻型存储器的变化而减小，从而引起电流的增大，如果写入不成功，则电流较小；同理，当阻型存储器需要从低阻态写为高组态，则电流会减小；通过将小电流转换为逻辑0，大电流转换为逻辑1，来判断写入是否成功。

具体地，所述运算放大器正相输入端的参考电压将写入阻型存储器的电压钳位到与其一致，作为写入电压，并保持，如果连接的阻型存储器的电阻发生变化，则电流也会发生变化。当最终阻型存储器为低阻态时，则写电流为较大值；当最终阻型存储器为高阻态时，则写电流为较小值。通过电流电压（I/V）转换电路将电流转换为电压输出，判断是否与写入值一致。

其中，晶体管MN1采用压控电压源，运算放大器的source端由运算放大器控制，保证运算放大器的反相输入端的电压值始终等于参考电压，晶体管MN1和MP1的源漏电流等于Ref/Rcell，这样当RRAM cell（Rcell）电阻为很大时，电流就很小；相反，如果RRAM cell（Rcell）电阻很小时，电流就很大。通过晶体管MP1镜像电流给电流电压转换电路，也就是晶体管MP2和电阻R组成的部分，假设流过晶体管MP1的电流为I1，晶体管MP2的宽长比为晶体管MP1的n倍，则流过晶体管MP2的电流为nI1，则流过电阻R的电流为nI1，电压VOUT为nI1R输出。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的上述实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。