1.一种电子存储器装置，其包括：
第一存储器单元阵列，其配置成交叉点架构，所述第一阵列包括多个区段，所述第一阵列的每一单元包括铁电存储器单元，所述铁电存储器单元与定向在第一方向上的存取线及定向在基本上正交于所述第一方向的第二方向上的存取线耦合；
第一板线，其定向在所述第一方向上且与所述第一阵列的两个或更多个区段中的铁电存储器单元耦合；
第二存储器单元阵列，其配置成所述交叉点架构，所述第二阵列包括多个区段，其中所述第一阵列上覆于所述第二阵列上，所述第二阵列的每一单元包括铁电存储器单元，所述铁电存储器单元与定向在所述第一方向上的存取线及定向在所述第二方向上的存取线耦合；
多个第二板线，其定向在所述第一方向上，所述第二板线中的每一者与所述第一板线及所述第二阵列的区段的铁电存储器单元耦合；及
支持电路，其与所述第一阵列及所述第二阵列耦合。
2.根据权利要求1所述的装置，其中：
定向在所述第一方向上的所述存取线的部分上覆于板线的部分上；
所述第一存储器单元阵列中定向在所述第一方向上的所述存取线耦合到所述第一存储器单元阵列中定向在所述第一方向上的所述存取线下方的第一电连接；且
定向在所述第一方向上的所述第二板线耦合到所述第二板线上方的第二电连接。
3.根据权利要求1所述的装置，其进一步包括：
控制电路部分，其包括板线解码器，所述板线解码器通过间距上通孔opv与所述第一板线耦合且经由所述第一板线与所述多个第二板线耦合。
4.根据权利要求1所述的装置，其中所述支持电路包括：
第一数字线解码器，其与定向在所述第一方向上的耦合所述第一阵列的所述铁电存储器单元的所述存取线耦合；
第二数字线解码器，其与定向在所述第一方向上的耦合所述第二阵列的所述铁电存储器单元的所述存取线耦合；及
字线解码器，其与定向在所述第二方向上的耦合所述第一阵列的所述铁电存储器单元的所述存取线及定向在所述第二方向上的耦合所述第二阵列的所述铁电存储器单元的所述存取线两者耦合。
5.根据权利要求1所述的装置，其中所述第一板线通过间距上通孔opv与所述第二板线中的每一者耦合。
6.根据权利要求5所述的装置，其中所述opv定位在其中数字线解码器间断的位置处。
7.根据权利要求5所述的装置，其中所述opv中的一或多者包括所述第一板线与所述多个第二板线中的第二板线之间的选择器装置。
8.根据权利要求7所述的装置，其进一步包括：
多个额外存取线，其各自与所述一或多个opv的所述选择器装置耦合。
9.根据权利要求1所述的装置，其进一步包括：
第三板线，其定向在所述第一方向上且与所述第一阵列的所述两个或更多个区段中的其它铁电存储器单元耦合；及
多个第四板线，其定向在所述第一方向上，所述第四板线中的每一者与所述第三板线及所述第二阵列的所述区段的其它铁电存储器单元耦合。
10.根据权利要求9所述的装置，其中：
所述第一板线及所述多个第二板线与具有偶数地址的单元相关联；且
所述第三板线及所述多个第四板线与具有奇数地址的单元相关联。
11.根据权利要求9所述的装置，其中所述第三板线通过间距上通孔opv与所述第四板线中的每一者耦合。
12.根据权利要求1所述的装置，其中所述第一阵列及所述第二阵列上覆于所述支持电路上。
13.一种电子存储器装置，其包括：
第一三维铁电存储器单元阵列，其上覆于第二三维铁电存储器单元阵列上，每一存储器单元具有铁电容器及选择器装置；
与所述第一三维阵列的铁电存储器单元耦合的第一板线及与所述第二三维阵列的铁电存储器单元耦合的第二板线；
支持电路，其下伏于所述第一三维阵列及所述第二三维阵列下，其中所述下伏支持电路包括以下至少一者：
多个字线解码器，其与经配置以单独存取所述第一三维阵列及所述第二三维阵列中的存储器单元的字线耦合；
多个数字线解码器，其与经配置以单独存取所述第一三维阵列及所述第二三维阵列中的存储器单元的数字线耦合；或
多个板线解码器，其中所述多个板线解码器中的至少一个板线解码器与所述第一板线或所述第二板线耦合；及
控制电路部分，其相邻于所述支持电路。
14.根据权利要求13所述的装置，其中：
所述第一板线是全局板线，且所述第二板线是局部板线。
15.根据权利要求13所述的装置，其中：
所述第一三维阵列的所述铁电容器中的一或多者与所述第一板线耦合；
所述第二三维阵列的所述铁电容器中的一或多者与所述第二板线耦合；且
所述第一板线与所述第二板线彼此耦合。
16.根据权利要求13所述的装置，其中：
每一单元的所述选择器装置包括薄膜晶体管tft；
每一tft的栅极端子与所述字线中的一者耦合；且
每一tft的漏极端子与所述数字线中的一者耦合。
17.根据权利要求13所述的装置，其中所述控制电路部分包括所述多个字线解码器。
18.根据权利要求13所述的装置，其中所述控制电路部分包括所述多个数字线解码器。
19.根据权利要求13所述的装置，其中所述控制电路部分包括所述多个板线解码器。
20.一种电子存储器装置，其包括：
第一存储器单元阵列，其配置成交叉点架构，所述第一阵列包括多个区段，所述第一阵列的每一单元包括铁电存储器单元，所述铁电存储器单元与定向在第一方向上的存取线及定向在基本上正交于所述第一方向的第二方向上的存取线耦合；
第二存储器单元阵列，其配置成所述交叉点架构，所述第二阵列包括多个区段，其中所述第一阵列上覆于所述第二阵列上，所述第二阵列的每一单元包括铁电存储器单元，所述铁电存储器单元与定向在所述第一方向上的存取线及定向在所述第二方向上的存取线耦合；
多个第一板线，其定向在所述第一方向上且与所述第一阵列的区段的铁电存储器单元耦合；
多个第二板线，其定向在所述第一方向上，所述第二板线中的每一者与第一板线耦合且耦合到所述第二阵列的区段的铁电存储器单元；及
第三板线，其定向在所述第一方向上且跨越所述第一阵列或所述第二阵列的两个或更多个区段，所述第三板线与所述第一多个中的板线耦合。
21.根据权利要求20所述的装置，其中所述多个第一板线中的第一板线通过第一间距上通孔opv与所述第三板线耦合。
22.根据权利要求21所述的装置，其中所述多个第一板线中的所述第一板线通过第二opv与所述多个第二板线中的第二板线耦合。
23.根据权利要求22所述的装置，其中：
所述第一opv定位在所述第一阵列的部分中，所述部分包括定向在所述第一方向上的所述第一阵列的所述存取线的间断；且
所述第二opv定位在所述第二阵列的部分中，所述部分包括定向在所述第一方向上的所述第二阵列的所述存取线的间断。
24.一种方法，其包括：
识别来自第一三维铁电存储器单元阵列及第二三维铁电存储器单元阵列中的多个单元的单元，所述第一三维阵列上覆于所述第二三维阵列上，其中所述单元是在所述第二三维阵列内；及
经由第一板线及第二板线存取所述第二三维阵列的所述单元，所述第一板线通过间距上通孔opv与所述第二板线耦合且所述第二板线与所述单元耦合。
25.根据权利要求24所述的方法，其中所述单元包括铁电容器及选择器装置，且其中存取所述单元包括：
激活经由字线与所述单元耦合的字线解码器，所述字线经配置以同时存取所述第一三维阵列及所述第二三维阵列中的存储器单元。
26.根据权利要求24所述的方法，其进一步包括：
激活经由数字线与所述单元耦合的数字线解码器，所述数字线经配置以单独存取所述第一三维阵列及所述第二三维阵列中的存储器单元；及
经由所述数字线且至少部分基于激活所述数字线解码器而写入到所述单元或从所述单元读取。
27.根据权利要求24所述的方法，其中所述存取至少部分基于所述单元的地址，且其中所述第一板线及所述第二板线与所述单元的所述地址相关联。
28.一种电子存储器装置，其包括：
第一三维铁电存储器单元阵列，其上覆于第二三维铁电存储器单元阵列上；
第一板线，其与所述第一三维阵列的铁电存储器单元耦合；
第二板线，其通过间距上通孔opv与所述第一板线耦合且与所述第二三维阵列的铁电存储器单元耦合；及
控制器，其与所述第一板线电子通信，其中所述控制器可操作以：
识别来自所述第一三维铁电存储器单元阵列的第一单元；
使用所述第一板线对所述第一三维阵列的所述第一单元执行存取操作；
识别来自所述第二三维铁电存储器单元阵列的第二单元；及
使用所述第一板线及所述第二板线对所述第二三维阵列的所述第二单元执行存取操作。
29.一种电子存储器设备，其包括：
用于识别来自第一三维铁电存储器单元阵列及第二三维铁电存储器单元阵列中的多个单元的单元的构件，所述第一三维阵列上覆于所述第二三维阵列上，其中所述单元是在所述第二三维阵列内；及
用于经由第一板线及第二板线存取所述第二三维阵列的所述单元的构件，所述第一板线通过间距上通孔opv与所述第二板线耦合且所述第二板线与所述单元耦合。
30.根据权利要求29所述的电子存储器设备，其中所述单元包括铁电容器及选择器装置，且其中用于存取所述单元的所述构件包括：
用于激活经由字线与所述单元耦合的字线解码器的构件，所述字线经配置以同时存取所述第一三维阵列及所述第二三维阵列中的存储器单元。
31.根据权利要求29所述的电子存储器设备，其进一步包括：
用于激活经由数字线与所述单元耦合的数字线解码器的构件，所述数字线经配置以单独存取所述第一三维阵列及所述第二三维阵列中的存储器单元；及
用于经由所述数字线且至少部分基于激活所述数字线解码器而写入到所述单元或从所述单元读取的构件。
32.根据权利要求29所述的电子存储器设备，其中用于所述存取的所述构件至少部分基于所述单元的地址，且其中所述第一板线及所述第二板线与所述单元的所述地址相关联。