数据损坏的安全擦除的制作方法
优先权申请
本申请要求于2017年8月30日提交的第15/691,584号美国专利申请的优先权的权益，其全部内容通过引用并入本文中。
背景技术：
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。有许多不同类型的存储器，其包含易失性和非易失性存储器。
易失性存储器需要电源来维持其数据，并且包含随机存取存储器(ram)、动态随机存取存储器(dram)或同步动态随机存取存储器(sdram)等。
非易失性存储器可以在不通电时保持所存储的数据，并且包含快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、静态ram(sram)、可擦除可编程rom(eprom)、电阻可变存储器、例如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram)、磁阻随机存取存储器(mram)、或3dxpointtm存储器等。
快闪存储器被用作非易失性存储器以用于广泛的电子应用。快闪存储器装置通常包含允许高存储器密度、高可靠性和低电耗的一个晶体管、浮置栅极或电荷捕获存储器单元的一或多个群组。
两种常见类型的快闪存储器阵列架构包含nand和nor架构，其以其中布置每个的基本存储器单元配置的逻辑形式命名。存储器阵列的存储器单元通常布置成矩阵。在一个实例中，阵列的行中的每个浮置栅极存储器单元的栅极耦合到存取线(例如字线)。在nor架构中，阵列的列中的每个存储器单元的漏极耦合到数据线(例如位线)。在nand架构中，阵列的串中的每个存储器单元的漏极在源极线和位线之间以源极到漏极的方式串联耦合在一起。
通过解码器存取nor和nand架构半导体存储器阵列，所述解码器由选择耦合到其栅极的字线来激活特定存储器单元。在nor架构的半导体存储器阵列中，一旦被激活，所选存储器单元将其数据值置于位线上，从而根据特定单元被编程的状态而导致不同的电流流动。在nand架构半导体存储器阵列中，将高偏压施加到漏极侧选择栅极(sgd)线。以指定的通过电压(例如vpass)驱动耦合到每个群组的非选择存储器单元的栅极的字线，以使每个群组的非选择存储器单元作为通过晶体管操作(例如以不受其所存储的数据值限制的方式通过电流)。然后，电流通过每个串联耦合的群组从源极线流到位线，仅受到每个群组的所选存储器单元的限制，将所选存储器单元的当前编码数据值放置在位线上。
nor或nand架构半导体存储器阵列中的每个快闪存储器单元可以单独地或共同地编程为一个或许多编程状态。例如，单级单元(slc)可以代表两个编程状态(例如1或0)中的一者，代表一个数据位。
然而，快闪存储器单元也可以代表两个以上编程状态中的一者，从而允许在不增加存储器单元数目的情况下制造较高密度存储器，因为每个单元可以代表一个以上二进制数字(例如一个以上位)。此类单元可以称为多状态存储器单元、多数位单元或多级单元(mlc)。在某些实例中，mlc可以指每单元可以存储两个数据位(例如四个编程状态中的一者)的存储器单元，三级单元(tlc)可以指每单元可以存储三个数据位(例如八个编程状态中的一者)的存储器单元，并且四级单元(qlc)每单元可以存储四位数据。mlc在本文中以其更广泛的上下文使用，以表示可以在每单元存储一个以上数据位的任何存储器单元(即，其可以代表两个以上编程状态)。
传统的存储器阵列是布置在半导体衬底的表面上的二维(2d)结构。为了增加给定区域的存储器容量并且降低成本，单独存储器单元的尺寸已经减小。然而，减小单独存储器单元的大小，并且因此在2d存储器阵列的存储器密度存在技术限制。作为响应，三维(3d)存储器结构，例如3dnand架构半导体存储器装置正在被开发以进一步增加存储器密度和降低存储器成本。
此类3dnand装置通常包含串联耦合(例如漏极到源极)在接近源极的一或多个源极侧选择栅极(sgs)与接近位线的一或多个漏极侧选择栅极(sgd)之间的存储单元串。在一个实例中，sgs或sgd可以包含一或多个场效应晶体管(fet)或金属氧化物半导体(mos)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直间隔的层。半导体结构(例如多晶硅结构)可以邻近串存储单元延伸以形成用于所述串存储单元的沟道。在竖直串的实例中，多晶硅结构可以是竖直延伸的柱的形式。在一些实例中，串可以被“折叠”，并且因此相对于u形柱布置。在其它实例中，多个竖直结构可以彼此堆叠以形成存储单元串的堆叠阵列。
存储器阵列或装置可以组合在一起以形成存储器系统的存储体，例如固态驱动器(ssd)、通用快闪存储器(ufstm)装置、多媒体卡(mmc)固态存储装置、嵌入式mmc装置(emmctm)等。ssd等可以用作计算机的主存储装置，其在例如性能、大小、重量、强度、操作温度范围和功耗方面优于具有移动部件的传统硬盘驱动器。例如，ssd可以具有减少的寻道时间、等待时间或与磁盘驱动器(例如机电等)相关联的其它延迟。ssd使用非易失性存储器单元，例如快闪存储器单元来消除内部电池电源要求，因此允许驱动器更加通用并且紧凑。
ssd可以包含包含多个管芯或逻辑部件(例如逻辑部件号或lun)的多个存储器装置，并且可以包含执行操作存储器装置或与外部系统接口所需的逻辑功能的一或多个处理器或其它控制器。此类ssd可以包含一或多个快闪存储器管芯，快闪存储器管芯上包含许多存储器阵列和外围电路。快闪存储器阵列可以包含组织成许多物理页的许多存储器单元块。在许多实例中，ssd还将包含dram或sram(或其它形式的存储器管芯或其它存储器结构)。ssd可以从主机接收与存储器操作相关联的命令，例如用以在存储器装置与主机之间传输数据(例如用户数据和相关联的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
附图说明
在不必按比例绘制的附图中，类似的数字可以在不同的视图中描述类似的组件。具有不同字母后缀的类似数字可以代表相似组件的不同例子。附图以实例的方式而非限制的方式大致示出了本文中所讨论的各种实施例。
图1示出了包含存储器装置的环境的实例。
图2至3示出了3dnand架构的半导体存储器阵列的实例的示意图。
图4示出了存储器模块的实例框图。
图5示出了根据本发明的一些实例的破坏nand存储器装置的存储器单元中的值的方法。
图6示出了根据本发明的一些实例的破坏nand存储器装置的存储器单元中的值的更详细的方法。
图7示出了展示根据本发明的一些实例的响应于特定命令破坏存储器单元中的数据的方法。
图8是示出了可以在其上实现一或多个实施例的机器的实例的框图。
具体实施方式
在一些实例中揭示了提供更快的数据破坏的方法、系统、存储器装置和机器可读介质。在一些实例中，当擦除存储器装置时，存在用于使单元返回到擦除状态的多次擦除通过，因此可以重写存储器单元。
电子装置，例如移动电子装置(例如智能电话、平板电脑等)、在汽车应用中使用的电子装置(例如汽车传感器、控制部件、驾驶员辅助系统、乘客安全或舒适系统等)，以及连接互联网的电器或装置(例如物联网(iot)装置等)，具体根据电子装置的类型、使用环境、性能预期等具有变化的存储需求。
电子装置可以被分成几个主要组件：处理器(例如中央处理部件(cpu)或其它主处理器)；存储器(例如一或多个易失性或非易失性随机存取存储器(ram)存储器装置，例如动态ram(dram)、移动或低电耗双数据速率同步dram(ddrsdram)等)；以及存储装置(例如非易失性存储器(nvm)装置，例如快闪存储器、只读存储器(rom)、ssd、mmc或其它存储卡结构或组合件等)。在某些实例中，电子装置可以包含用户界面(例如显示器、触摸屏、键盘、一或多个按钮等)、图形处理部件(gpu)、电源管理电路、基带处理器或一或多个收发器电路等。
图1示出了环境100的实例，其包含被配置成通过通信接口进行通信的主机装置105和存储器装置110。主机装置105或存储器装置110可以包含在各种产品150中，例如物联网(iot)装置(例如冰箱或其它电器、传感器、电动机或致动器、移动通信装置、汽车、无人驾驶机等)，以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115和存储器阵列120，存储器阵列120包含例如许多单独的存储器管芯(例如三维(3d)nand管芯的堆叠)。在3d架构的半导体存储器技术中，竖直结构被堆叠，增加了许多层、物理页，并且因此增加了存储器装置(例如存储装置)的密度。在一个实例中，存储器装置110可以是主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可以是与主机装置105的一个或多个其它组件堆叠或以其它方式包含在其中的集成电路(例如系统芯片(soc)等)的一部分。
一或多个通信接口可以用于在存储器装置110与主机装置105的一或多个其它组件之间传输数据，例如串行高级技术附件(sata)接口、外围组件互连快速(pcie)接口、通用串行总线(usb)接口、通用快闪存储器(ufs)接口、emmctm接口，或一或多个其它连接器或接口。主机装置105可以包含主机系统、电子装置、处理器、存储卡读取器或在存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可以是具有参考图8的机器500所讨论的一些部分或全部组件的机器。
存储器控制器115可以从主机105接收指令，并且可以与存储器阵列通信，例如将数据传输到(例如写入或擦除)或来自(例如读取)存储器阵列的存储器单元、平面、子块、块或页中的一或多个。存储器控制器115尤其可以包含电路或包含一或多个组件或集成电路的固件。例如，存储器控制器115可以包含一或多个存储器控制部件、电路或组件，其被配置成控制跨越存储器阵列120的存取并且在主机105与存储器装置110之间提供转换层。存储器控制器115可以包含一或多个输入/输出(i/o)电路、线或接口以向存储器阵列120传输数据或从存储器阵列120传输数据。存储器控制器115可以包含存储器管理器125和阵列控制器135。
存储器管理器125尤其可以包含电路或固件，例如与各种存储器管理功能相关联的许多组件或集成电路。为了本描述的目的，将在nand存储器的上下文中描述实例存储器操作和管理功能。本领域技术人员将认识到，非易失性存储器的其它形式可以具有类似的存储器操作或管理功能。此类nand管理功能包含损耗均衡(例如无用单元收集或回收)、错误检测或校正、块退出或一或多个其它存储器管理功能。存储器管理器125可以将主机命令(例如从主机接收的命令)解析或格式化为装置命令(例如与存储器阵列的操作相关联的命令等)，或生成用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如以实现各种存储器管理功能)。
存储器管理器125可以包含一组管理表130，其被配置成维持与存储器装置110的一或多个组件相关联的各种信息(例如与存储器阵列或耦合到存储器控制器115的一或多个存储器单元相关联的各种信息)。例如，管理表130可以包含关于耦合到存储器控制器115的一或多个存储器单元块的块寿命、块擦除计数、错误历史或一或多个错误计数(例如写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果一或多个错误计数的检测到的错误的数目超过阈值，则位错误可以被称为不可校正的位错误。管理表130可以尤其维持可校正或不可校正位错误的计数。
阵列控制器135尤其可以包含被配置成控制与将数据写入耦合到存储器控制器115的存储器装置110的一或多个存储器单元，从中读取数据或擦除相关联的存储器操作的电路或组件等。存储器操作可以基于，例如从主机105接收或由存储器管理器125内部生成(例如与损耗均衡、错误检测或校正等相关联)的主机命令。
阵列控制器135可以包含错误校正码(ecc)组件140，其可以尤其包含ecc引擎或被配置成检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或从中读取数据相关联的错误的其它电路。存储器控制器115可以被配置成主动地检测与数据的各种操作或存储相关联的错误发生(例如位错误、操作错误等)并且从中恢复，同时维持主机105与存储器装置110之间传输的数据的完整性，或维持所存储数据的完整性(例如使用冗余raid存储等)，并且可移除(例如退出)故障存储器资源(例如存储器单元、存储器阵列、页、块等)以防止将来的错误。
存储器阵列120可以包含布置在，例如许多装置、平面、子块、块或页中的许多存储器单元。作为一个实例，48gbtlcnand存储器装置可以包含每页18,592字节(b)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4或4个以上平面。作为另一个实例，32gbmlc存储器装置(每单元存储两个数据位(即，4个可编程状态))可以包含每页18,592字节(b)(16,384+2208字节)、每块1024页、每平面548块和每装置4个平面，但是所需写入时间具有一半，而相应的tlc存储器装置的编程/擦除(p/e)周期是其的两倍。其它实例可以包含其它数目或布置。在一些实例中，存储器装置或其一部分可以选择性地以slc模式或以所需的mlc模式(例如tlc、qlc等)操作。
在操作中，数据通常以页的形式被写入或从nand存储器装置110读取，并且以块的形式擦除。然而，根据需要，可以在较大或较小群组的存储器单元上执行一或多个存储器操作(例如读取、写入、擦除等)。nand存储器装置110的数据传输大小通常被称为页，而主机的数据传输大小通常被称为扇区。
尽管数据页可以包含许多字节的用户数据(例如包含许多数据扇区的数据有效负载)以及其相应的元数据，但页的大小通常仅指用于存储用户数据的字节的数目。作为实例，具有4kb页大小的数据页可以包含4kb用户数据(例如假设扇区大小为512b的8个扇区)以及相应于用户数据的元数据的许多字节(例如32b、54b、224b等)，例如完整性数据(例如错误检测或校正码数据)、地址数据(例如逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可以提供不同的页大小，或可以需要与其相关联的不同量的元数据。例如，不同的存储器装置类型可以具有不同的位错误率，这可以导致需要不同的元数据量来确保数据页的完整性(例如较高位错误率的存储器装置比较低位错误率的存储器装置可能需要更多字节的错误校正码数据)。作为实例，多级单元(mlc)nand快闪装置可以具有比相应的单级单元(slc)nand快闪装置更高的位错误率。这样，mlc装置可能需要比相应的slc装置更多的用于错误数据的元数据字节。
图2示出了3dnand架构半导体存储器阵列200的实例示意图(例如第一-第三a0存储器串205a0-207a0、第一-第三an存储器串205an-207an、第一-第三b0存储器串205b0-207b0、第一-第三bn存储器串205bn-207bn等)，所述阵列包含以块(例如块a201a、块b201b等)和子块(例如子块a0201a0、子块an201an、子块b0201b0、子块bn201bn等)组织的许多存储器单元串。存储器阵列200代表通常在存储器装置的块、装置或其它部件中发现的较大数目的类似结构的一部分。
每个存储器单元串包含在源极线(src)235或源极侧选择栅极(sgs)(例如第一-第三a0sgs231a0-233a0、第一-第三ansgs231an-233an、第一-第三b0sgs231b0-233b0、第一-第三bnsgs231bn-233bn等)之间从源极到漏极沿z方向堆叠的许多电荷存储晶体管(例如浮置栅极晶体管、电荷捕获结构等)层以及漏极侧选择栅极(sgd)(例如第一-第三a0sgd226a0-228a0、第一-第三ansgd226an-228an、第一-第三b0sgd226b0-228b0、第一-第三bnsgd226bn-228bn等)。3d存储器阵列中的每个存储单元串可以沿x方向布置为数据线(例如位线(bl)bl0-bl2220-222)，并且沿y方向布置为物理页。
在物理页内，每个层代表行存储单元，而每个串存储单元代表列。子块可以包含一或多个物理页。块可以包含许多子块(或物理页)(例如128、256、384等)。尽管在本文中示出了具有两个块，每个块具有两个子块，每个子块具有单个物理页，每个物理页具有三个存储器单元串，并且每个串具有8层存储器单元，在其它实例中，存储器阵列200可以包含更多或更少的块、子块、物理页、存储器单元串、存储器单元或层。例如，根据需要，存储器单元的每个串可以包含更多或更少层(例如16、32、64、128等)以及电荷存储晶体管上方或下方的一或多个额外半导体材料层(例如选择栅极、数据线等)。作为实例，48gbtlcnand存储器装置可以包含每页18,592字节(b)的数据(16,384+2208字节)、每块1536页、每平面548块和每装置4或4个以上平面。
存储器阵列200中的每个存储器单元包含耦合到(例如电或以其它方式操作地连接到)存取线(例如字线(wl)wl00-wl70210a-217a、wl01-wl71210b-217b等)的控制栅极(cg)，根据需要，所述存取线共同地跨越特定层或层的一部分耦合控制栅极(cg)。3d存储阵列中的特定层以及相应的串中的特定存储单元可以使用对应的存取线进行存取或控制。可以使用各种选择线来存取选择栅极的群组。例如，可以使用a0sgd线sgd0225a0存取第一-第三a0sgd226a0-228a0，可以使用ansgd线sgd0225an存取第一-第三ansgd226an-228an，可以使用b0sgd线sgd0225b0存取第一-第三b0sgd226b0-228b0，可以使用bnsgd线sgdbn225bn存取第一-第三bnsgd226bn-228bn。第一-第三a0sgs231a0-233a0和第一-第三ansgs231an-233an可以使用栅极选择线sgs0230a来存取，而第一-第三b0sgs231b0-233b0和第一-第三可以使用栅极选择线sgs1230b来存取。
在一个实例中，存储器阵列200可以包含许多级半导体材料(例如多晶硅等)，其被配置成耦合每个存储器单元或控制栅极(cg)(或cg的一部分或选择栅极)或阵列的相应层的的选择栅极。可以使用位线(bl)与选择栅极等的组合来存取、选择或控制阵列中特定的存储器单元串，并且可以使用一或多个存取线(例如字线)来存取、选择或控制特定串中的一或多个层处的特定存储器单元。
图3示出了nand架构半导体存储器阵列300的一部分的实例示意图，所述阵列包含布置成串(例如第一-第三串305-307)和层(例如示出为相应字线(wl)wl0-wl7310-317、漏极侧选择栅极(sgd)线325、源极侧选择栅极(sgs)线330等)的二维阵列的多个存储器单元302，以及传感放大器或装置360。例如，存储器阵列300可以示出例如图2中示出的3dnand架构半导体存储器装置的存储器单元的一个物理页的部分的实例示意图。
每个存储器单元串使用相应的源极侧选择栅极(sgs)(例如第一-第三sgs331-333)耦合到源极线(src)，并且使用相应的漏极侧选择栅极(sgd)(例如第一-第三sgd326-328)耦合到相应的数据线(例如第一-第三位线(bl)bl0-bl2320-322)。尽管在图3的实例中示出为具有8个层(例如使用字线(wl)wl0-wl7310-317)和三个数据线(bl0-bl2326-328)，其它实例可以根据需要包含具有更多或更少层或数据线的存储器单元串。
在nand架构半导体存储器阵列，例如实例存储器阵列300，可以通过传感与含有所选存储器单元的特定数据线相关联的电流或电压变化来存取所选存储器单元302的状态。可以使用一或多个驱动器来存取存储器阵列300(例如通过控制电路、一或多个处理器、数字逻辑等)。在一个实例中，一或多个驱动器可以通过将特定电势驱动到一或多个数据线(例如位线bl0到bl2)、存取线(例如字线wl0到wl7)或选择栅极来激活特定存储器单元或存储器单元组，取决于期望对特定存储器单元或存储器单元组执行的操作类型。
为了将数据编程或写入到存储器单元，可以将编程电压(vpgm)(例如一或多个编程脉冲等)施加到所选字线(例如wl4)，并且因此施加到耦合到所选字线的每个存储器单元的控制栅极(耦合到wl4的存储器单元的第一-第三控制栅极(cg)341-343)。编程脉冲可以例如在15v或接近15v处开始，并且在某些实例中，可以在每个编程脉冲施加期间在幅度上增加。当将编程电压施加到所选字线时，可以将例如接地电势(例如vss)的电势施加到数据线(例如位线)和以编程为目标的存储器单元的衬底(并且因此施加到源极和漏极之间的沟道)，从而导致电荷(例如直接注入或fowler-nordheim(fn)隧穿等)从沟道转移到目标存储器单元的浮置栅极。
相反，例如，可以将通过电压(vpass)施加到具有不以编程为目标的存储器单元的一或多个字线，或可以将禁止电压(例如vcc)施加到具有不以编程为目标的存储器单元的数据线(例如位线)，例如，禁止电荷从沟道转移到此类非目标存储器单元的浮置栅极。所述通过电压可以是可变的，例如取决于所施加的通过电压与以编程为目标的字线的接近度。禁止电压可以包含电源电压(vcc)，例如相对于接地电势(例如vss)的来自外部源或电源(例如电池、ac到dc转换器等)的电压。
作为实例，如果将编程电压(例如15v或更高)施加到特定字线(例如wl4)，则可以将通过电压10v施加到一或多个其它字线(例如wl3、wl5等)，以禁止对非目标存储器单元的编程，或保持存储在此类非目标存储器单元上的值。随着所施加的编程电压与非目标存储器单元之间的距离增加，避免对非目标存储器单元进行编程所需的通过电压可以减少。例如，在向wl4施加15v的编程电压的情况下，可以向wl3和wl5施加10v的通过电压，可以向wl2和wl6施加8v的通过电压，可以向wl1和wl7施加7v的通过电压等。在其它实例中，通过电压或字线的数目等可以更高或更低，或更多或更少。
耦合到数据线中的一或多个(例如第一、第二或第三位线(bl0-bl2)320-322)的传感放大器360可以通过传感特定数据线上的电压或电流来检测对应的数据线中的每个存储器单元的状态。
在一或多个编程脉冲(例如vpgm)的施加之间，可以执行验证操作以确定所选存储器单元是否已达到其预期的编程状态。如果所选存储器单元已达到其预期编程状态，则可以禁止其进一步编程。如果所选存储器单元尚未达到其预期编程状态，则可以施加额外编程脉冲。如果所选存储器单元在特定数目的编程脉冲(例如最大数目)之后仍未达到其预期编程状态，则可以将所选存储器单元或与所选存储器单元相关联的串、块或页标记为有缺陷。
为了擦除存储器单元或存储器单元群组(例如擦除通常在块或子块中执行)，可以将擦除电压(vers)(例如通常为vpgm)施加到以擦除(例如使用一或多个位线、选择栅极)为目标的存储器单元的衬底(以及因此在源极和漏极之间的沟道)，同时将目标存储器单元的字线保持在例如接地电势(例如vss)的电势，导致电荷从目标存储器单元的浮置栅极转移到沟道(例如直接注入或fowler-nordheim(fn)隧穿等)。
图4示出了存储器装置400的实例框图，存储器装置400包含具有多个存储器单元404的存储器阵列402，以及用以提供与存储器阵列402的通信或对其执行一或多个存储器操作的一或多个电路或组件。存储器装置400可以包含行解码器412、列解码器414、传感放大器420、页缓冲器422、选择器424、输入/输出(i/o)电路426和存储器控制部件430。
存储器阵列402的存储器单元404可以以块布置，例如第一块402a和第二块402b。每个块可以包含子块。例如，第一块402a可以包含第一子块402a0和第二子块402an，并且第二块402b可以包含第一子块402b0和第二子块402bn。每个子块可以包含许多物理页，每个页包含许多存储器单元404。尽管本文中示出为具有两个块，每个块具有两个子块，并且每个子块具有许多存储器单元404，但是在其它实例中，存储器阵列402可以包含更多或更少的块、子块、存储器单元等。在其它实例中，存储器单元可以布置在许多行、列、页、子块、块等，并且使用例如存取线406、第一数据线410或一或多个选择栅极、源极线等来存取。
存储器控制部件430可以根据在控制线432上接收的一或多个信号或指令来控制存储器装置400的存储器操作，包含例如一或多个时钟信号或指示期望的操作(例如写入、读取、擦除等)的时钟信号或控制信号，或在一或多个地址线416上接收的地址信号(a0-ax)。存储器装置400外部的一或多个装置可以控制控制线432上的控制信号的值或地址线416上的地址信号的值。存储器装置400外部的装置的实例可以包含但不限于主机、存储器控制器、处理器或图4中未示出的一或多个电路或组件。
存储器装置400可以使用存取线406和第一数据线410向(例如写入或擦除)或从(例如读取)存储器单元404中的一或多个传输数据。行解码器412和列解码器414可以从地址线416接收和解码地址信号(a0-ax)，可以确定要存取存储器单元404中的哪一个，并且可以向一或多个存取线406(多个字线(wl0-wlm)中的一或多个)或第一数据线410(例如多个位线(bl0-bln)中的一或多个)提供信号，如上所描述。
存储器装置400可以包含例如传感放大器420的传感电路，所述传感电路被配置成使用第一数据线410确定在存储器单元404上的数据值(例如读取)，或确定待写入到存储器单元404的数据值。例如，在所选存储器单元串404中，传感放大器420中的一或多个可以响应于通过所选的串到数据线410到存储器阵列402中流动的读取电流而读取所选存储器单元404中的逻辑级。
存储器装置400外部的一或多个装置可以使用i/o线(dq0-dqn)408、地址线416(a0-ax)或控制线432与存储器装置400通信。输入/输出(i/o)电路426可以使用i/o线408，将数据值传输进或传输出存储器装置400，例如根据控制线432和地址线416，传输进或传输出页缓冲器422或存储器阵列402。页缓冲器422可以在将数据编程到存储器阵列402的相关部分中之前存储从存储器装置400外部的一或多个装置接收的数据，或可以在将数据传送到存储器装置400外部的一或多个装置之前存储从存储器阵列402读取的数据。
列解码器414可以接收和解码地址信号(a0-ax)为一或多个列选择信号(csel1-cseln)。选择器424(例如选择电路)可以接收列选择信号(csel1-cseln)并且在页缓冲器422中选择代表将从存储器单元404读取或编程到存储器单元404中的数据的值的数据。可以使用第二数据线418在页缓冲器422和i/o电路426之间传输所选数据。
存储器控制部件430可以从外部源或电源(例如内部或外部电池、ac到dc转换器等)接收正和负电源信号，例如电源电压(vcc)434和负电源(vss)436(例如接地电势)。在某些实例中，存储器控制部件430可以包含调节器428，以在内部提供正或负电源信号。
希望对存储器装置读取、写入或擦除数据的主机软件发出具有一或多个逻辑块地址(lba)的命令，所述命令指定用于读取、写入或擦除的存储器位置。与磁性存储相反，在nand装置中，这些不对应于存储器装置中的实际物理位置。相反，这些lba由nand映射到一或多个存储器单元页，其中在一些实例中，多个lba可以映射到单个页(例如lba可为512字节或4kb，而页可以为16kb)。此映射的一个原因是nand无法修改nand中的值-其必须擦除旧值并且然后写入新值。此外，nand一次仅可以擦除存储器的块(其具有许多页)。如果删除或修改请求少于一个存储器块，则为了满足此请求并且保存不应被擦除的数据，nand将必须将所有有效页移动到另一个块，并且然后擦除旧块。此解决方案是缓慢的，并且由于nand存储器单元在其不再能够保持电荷之前仅具有有限数目的编程和擦除周期，还会减少nand寿命。
因此，当接收删除请求或接收覆写存储器中的值的请求时，nand只是将旧位置标记为无效，并且在修改的情况下，将新值写入到存储器装置上的新物理位置(一或多个页)。然后，nand更新其lba到新物理位置的映射，使得涉及lba的后续请求指向正确的物理位置。
最终，nand释放了先前标记的无效页，以便为新的存储让路。为此，nand装置首先进行无用单元收集，其中将一些块中的有效页移动到新块以创建具有所有无效页的块。一旦块具有所有无效页，便可删除整个块。即使主机命令删除数据，但在将lba再指定到新位置与对旧物理位置(例如旧页)的实际擦除之间，其上的数据可以由其它复杂的取证工具读取。
为新数据删除和准备块中存储器单元的过程是耗时的，并且可能需要几个阶段来将所有存储器单元擦除为零功率。在现代nand中，第一阶段是预编程阶段，其中使待擦除的所有存储器单元提升到某一电压电平(例如11、00)，第二阶段将所有位擦除为零功率，并且最终阶段验证单元已被擦除。此过程缓慢并且耗时。
将无用单元收集和擦除块所花费的时间加在一起意味着nand装置具有很少的可接受的选项来安全地破坏页级的数据。装置或允许数据可读直到适当的无用单元收集和擦除并且承担风险，或它们遭受了不可接受的性能损失。如果存储器装置包括大量敏感数据，这些折衷可能是不可接受的。
在一些实例中揭示了用于破坏nand存储器单元中的数据的nand存储器装置的快速安全数据破坏的系统、方法、存储器装置和机器可读介质。代替经过所有擦除阶段，存储器装置可以通过仅执行擦除过程的预编程阶段来破坏敏感数据。因此，nand不执行所述擦除过程的第二和第三阶段。最终结果是，无论单元中的任何数据现在都是不可恢复的，并且读取存储器单元的尝试将导致读取所有单元的通用值(例如对于两位单元-11、00等)。这快得多，并且导致不能重构数据。在一些实例中，因为擦除脉冲实际上未被施加并且因为这仅仅是编程操作，所以可以在每页级处而非如传统擦除中的每块级处破坏数据，这意味着可以在不必进行大量无用单元收集的情况下破坏数据。例如，虽然几个lba可以映射到单个页，但是可能仅需要重定位对于其它页仍然有效的某些lba，而不是重定位整个块，从而导致更加可管理的无用单元收集。
这导致增强安全性，而不会遭受与传统擦除相同的性能影响，因为它不需要几乎同样多的耗时的无用单元收集操作，并且是单个阶段。如果主机在时间之前强制擦除，无用单元回收自然会运行(因为安全破坏不需要运行无用单元收集)，这可以减少实际移除数据的等待时间(如果存储器装置等待直到必要进行无用单元收集)，或减少处理时间。如本文中所使用，数据破坏是指通过施加预编程脉冲使存储器单元中的原始值不可读，并且与仅在每块基础上施加的标准擦除或删除过程形成对比。此预编程脉冲影响物理单元的整个内容-例如每位(编程阶段-例如存储器单元的上、下和多余页)。
在一些实例中，可以由来自主机的特定命令通过接口(例如ufs接口)在映射到lba的一或多个单独页上触发数据破坏。在其它实例中，主机可以指示某些lba存储敏感数据。例如，在单独的命令中，或在写入命令时，主机可以指定数据是敏感的。每当lba被覆写、删除、移动或以其它方式改变时，旧存储器单元中的旧数据由预编程电压安全地破坏。
一旦存储器单元被预编程，在一些实例中，为了重新使用所述存储器单元，存储器单元可能需要再次经历整个擦除周期。也就是说，存储器单元可以被重新预编程、擦除并且然后验证。在其它实例中，可以跳过预编程阶段(例如存储器控制器可以注意到单元已被预编程)。
现在转到图5，根据本发明的一些实例，展示了一种破坏nand存储器装置的存储器单元中的值的方法500。在操作510，存储器控制器可以确定存储在存储器单元中的值将被破坏。在一些实例中，主机可以指定将通过特殊命令-例如使特定存储器单元、特定页或先前已被标记为无效的所有存储器单元不可读的命令来破坏数据。在其它实例中，主机可以指定一或多个lba将被删除或修改，并且构成lba的一或多个页是敏感的。在一些实例中，删除或修改请求可以指示lba是敏感的。在其它实例中，先前命令(例如先前写入、修改或指示敏感数据的特殊命令)可以将组成lba的一或多个页标记为敏感的。在其它实例中，确定标记为无效的lba应当使其内容被破坏可以包含内部存储器装置特性。例如，分配给逻辑部件(lu)的逻辑部件id(lun)或存储器类型可以指定nand的敏感部分。
可以在操作520处将预编程脉冲施加到在操作510处识别的存储器单元中的一或多个。此预编程脉冲可以破坏先前存储在存储器单元中的数据。在mlc数据的实例中，读取存储器单元中的内容的尝试可以产生“00”或“11”。在一些实例中，此安全破坏操作可以应用于一或多个数据页、一或多个数据块等。如先前所述，在操作520中，在施加编程脉冲之前，可以将页的一或多个有效值移动到其它页。
现在转到图6，根据本发明的一些实例，展示了一种破坏nand存储器装置的存储器单元中的值的更详细方法600。方法600是图5的方法500的一个实例实现。在操作610处，存储器装置可以接收删除或重写命令。nand存储器可以确定请求中指定的一或多个lba映射到一或多个物理存储器页的集合-称为请求页集合。在操作620处，可以将请求集合中的一或多个页标记为无效。在操作625处，如果操作610处的命令是重写请求，则存储器装置可以为新值分配一或多个新页。类似地，在操作630处，如果操作610处的命令是重写请求，则存储器装置可以将新值存储在新分配的一或多个页中。如果在操作610处接收的命令是删除请求，则可以不执行操作625和630。在操作635处，确定请求集中的一或多个lba是否包含有一或多个敏感值。例如，先前的写入请求可能已经指示了存储在请求页集中的页或lba是敏感的。在其它实例中，删除或重写命令可以指示在这些命令中引用的数据将被破坏。在其它实例中，可以利用命令来指定一或多个敏感页。
如果存储在lba请求集中的一个中的特定值是敏感的，则在操作640处将预编程脉冲施加到敏感页。在一些实例中，如果请求中的lba仅为页的一部分，那么存储器装置可以首先将与所述页相关联的其它lba移动到其它页。如果特定值不敏感，则处理终止。而在lba上操作的图6，在其它实例中，其它组织部件的值可能被类似地破坏，例如页、块、子块等。因此，主机可以请求页、块、子块等可以被写入、破坏或擦除。
现在转到图7，根据本发明的一些实例，展示了一种响应于特定命令而破坏存储器单元值的方法700。在操作710处，控制器可以接收破坏命令，所述破坏命令请求使一或多个lba的值不可读。存储器装置可以将一或多个lba映射到称为请求集合的nand上的一或多个页的集合。在操作720处，可以将请求页集合中的页标记为无效。在操作730处，将预编程脉冲或电压施加到页的存储器单元。在一些实例中，存储器管理器125或控制器135可以实现图5-7的方法。
图8示出了可以在本文中讨论的任何一或多个技术(例如方法)上执行的实例机器800的框图。在替代实施例中，机器800可以作为独立装置操作或可以连接(例如联网)到其它机器。在联网部署中，机器800可以在服务器-客户端网络环境中以服务器机器、客户端机器或两者的能力来操作。在实例中，机器800可以充当对等(p2p)(或其它分布式)网络环境中的对等机器。机器800可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、移动电话、网络应用、iot装置、汽车系统或能够执行(顺序或以其它方式)指定将由所述机器采取的动作的指令的任何机器。此外，虽然仅示出了单个机器，但是术语“机器”还应被理解为包含机器的任何集合，所述机器单独地或联合地执行一组(或多组)指令以执行本文中所讨论的方法中的任何一或多个，例如云计算、软件即服务(saas)、其它计算机集群配置。
如本文中所描述的实例可以包含逻辑、组件、装置、封装或机构，或可以由其操作。电路是在包含硬件(例如简单电路、门、逻辑等)的有形实体中实现的电路的集合(例如组)。电路成员关系可以随时间和底层硬件变化而灵活。电路包含可以单独或组合地在操作时执行特定任务的构件。在一个实例中，电路的硬件可以不变地被设计成执行特定操作(例如硬连线)。在一个实例中，电路的硬件可以包含可变地连接的物理组件(例如执行部件、晶体管、简单电路等)，所述物理组件包含计算机可读介质，所述计算机可读介质被物理地修改(例如磁性、电的、不变质量粒子的可移动放置等)以编码特定操作的指令。在连接物理组件时，硬件组成的基础电特性被改变，例如，从绝缘体到导体，反之亦然。所述指令使参与的硬件(例如执行部件或加载机构)能够经由可变连接在硬件中创建电路的成员，以在操作时执行部分特定任务。因此，当装置操作时，计算机可读介质可以通信地耦合到电路的其它组件。在一个实例中，可以在一个以上电路的一个以上成员中使用任何物理组件。例如，在操作下，执行部件可以在一个时间点被用在第一电路的第一电路中，并且在不同的时间被第一电路中的第二电路或第二电路中的第三电路重新使用。
机器(例如计算机系统)800(例如主机装置105、存储器装置110等)可以包含硬件处理器802(例如中央处理部件(cpu)、图形处理部件(gpu)、硬件处理器核心或其任意组合，例如存储器控制器115等)、主存储器804和静态存储器806，它们中的一些或全部可以经由互连链路(例如总线)808彼此通信。机器800可以进一步包含显示部件810、字母数字输入装置812(例如键盘)和用户界面(ui)导航装置814(例如鼠标)。在一个实例中，显示部件810、输入装置812和ui导航装置814可以是触摸屏显示器。机器800可以另外包含存储装置(例如驱动部件)816、信号生成装置818(例如扬声器)、网络接口装置820和一或多个传感器816，例如全球定位系统(gps)传感器、罗盘、加速度计或其它传感器。机器800可以包含输出控制器828，例如串行(例如通用串行总线(usb)，并行或其它有线或无线(例如红外(ir)、近场通信(nfc)等)连接，以通信或控制一或多个外围装置(例如打印机、读卡器等)。
存储装置816可以包含机器可读介质822，在所述机器可读介质822上存储了一或多组数据结构或指令824(例如软件)，所述数据结构或指令由本文中描述的任何一或多种技术或功能体现或利用。在机器800执行指令期间，指令824还可以完全地或至少部分地驻留在主存储器804内、静态存储器806内或硬件处理器802内。在一个实例中，硬件处理器802、主存储器804、静态存储器806或存储装置816中的一个或任意组合可以构成机器可读介质822。
虽然机器可读介质822被示为单个介质，但是术语“机器可读介质”可以包含被配置成存储一或多个指令824的单个介质或多个介质(例如集中式或分布式数据库或相关联的高速缓存和服务器)。
术语“机器可读介质”可以包含能够存储、编码或承载用于由机器800执行的指令并且使机器800执行本发明的任何一或多种技术的任何介质，或能够存储、编码或承载由此类指令使用或与所述指令相关联的数据结构。非限制性机器可读介质的实例可以包含固态存储器以及光学和磁介质。在一个实例中，大容量机器可读介质包括具有多个具有不变(例如静止)质量的粒子的机器可读介质。因此，大容量机器可读介质不是暂时传播信号。大容量机器可读介质的具体实例可以包含：非易失性存储器，例如半导体存储器装置(例如电可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom))和快闪存储器装置；磁盘，例如内部硬盘和可移动磁盘；磁光盘；以及cd-rom和dvd-rom盘。
指令824(例如软件、程序、操作系统(os)等)或其它数据存储在存储装置821上，可以由存储器804存取以供处理器802使用。存储器804(例如dram)通常是快速的，但是易失性的，并且因此是与存储装置821(例如ssd)不同类型的存储类型，其适合于长期存储，包含当处于“关闭”状态时。由用户或机器800使用的指令824或数据通常被加载到存储器804中，以供处理器802使用。当存储器804已满时，可以分配来自存储装置821的虚拟空间来补充存储器804；然而，由于存储装置821通常比存储器804慢，并且写入速度通常至少是读取速度的两倍，因此由于存储装置延迟(与存储器804相比，例如dram)，虚拟存储器的使用可以极大地降低用户体验。此外，将存储装置821用于虚拟存储器可以极大减少存储装置821的可用寿命。
与虚拟存储器相比，虚拟存储器压缩(例如
为移动电子装置或移动存储器优化的存储装置通常包含mmc固态存储装置(例如微安全数字(microsdtm)卡等)。mmc装置包含与主机装置的许多并行接口(例如8位并行接口)，并且通常是可移动的并且与主机装置分离的组件。相反，emmctm装置以与基于串行atatm(串行at(高级技术)附件或sata)的ssd装置相媲美的读取速度附接到电路板并被视为主机装置的组件。然而，对移动装置性能的需求持续增加，例如完全启用虚拟或增强现实装置，利用增加的网络速度等。响应于此需求，存储装置已经从并行转换到串行通信接口。包含控制器和固件的通用快闪储存(ufs)装置使用具有专用读取/写入路径的低压差分信号(lvds)串行接口与主机装置通信，从而进一步提高读取/写入速度。
指令824可以进一步经由网络接口装置820利用许多传输协议(例如帧中继、因特网协议(ip)、传输控制协议(tcp)、用户数据报协议(udp)、超文本传输协议(http)等)中的任何一个，使用传输介质通过通信网络826来传送或接收。实例通信网络可以包含局域网(lan)、广域网(wan)、分组数据网络(例如因特网)、移动电话网络(例如蜂窝网络)、普通老式电话(pots)网络和无线数据网络(例如电气和电子工程师协会(ieee)802.11标准系列被称为
以上详细描述包含对附图的参考，附图形成了详细描述的一部分。附图以图示的方式展示了可以实施本发明的具体实施例。这些实施例在本文中也称为“实例”。此类实例可以包含除了那些展示或描述之外的元件。然而，本发明人还考虑了仅提供了所展示或描述的那些元件的实例。此外，本发明人还考虑使用所展示或所描述的那些元件(或其一或多个方面)的任何组合或排列的实例，或关于特定实例(或其一或多个方面)，或关于本文中所展示或所描述的其它实例(或其一或多个方面)。
在此文件中，如在专利文件中常见的，使用术语“一个(a)”或“一个(an)”来包含一个或一个以上，独立于“至少一个”或“一或多个”的任何其它例子或用法。在此文件中，术语“或”用于指非排他性的，使得“a或b”可以包含“a而不是b”、“b而不是a”和“a和b”，除非另有说明。在所附权利要求中，术语“包含”和“在其中”用作相应术语“包括”和“其中”的简单英语等同物。此外，在下面的权利要求中，术语“包含”和“包括”是开放式的，即，除了在权利要求中在此类术语之后列出的那些元件之外，包含元件的系统、装置、物品或过程仍然被认为落入所述权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，而不旨在对其对象施加数字要求。
在各种实例中，本文中描述的组件、控制器、处理器、部件、引擎或表可以包含存储在物理装置上的物理电路或固件等。本文中使用的“处理器”是指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(dsp)或任何其它类型的处理器或包含一组处理器或多核装置的处理电路。
在本文中使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，例如在晶片或管芯下面的平面，而与衬底在任何时间点的实际方位无关。术语“竖直”是指垂直于如上定义的水平的方向。例如“在…上(on)”、“通过(over)”和“在…之下(under)”的介词是相对于在衬底的顶部或暴露表面上的常规平面或表面来限定，而与衬底的方位无关；并且虽然“在…上(on)”旨在表明一种结构相对于另一个结构的直接接触，但它是“在…上(on)”的(在没有相反的明确指示的情况下)；术语“通过(over)”和“在…之下(under)”明确地旨在标识结构(或层、特征等)的相对放置，除非明确地如此标识，否则其明确地包含但不限于所标识的结构之间的直接接触。类似地，术语“通过(over)”和“在…之下(under)”不限于水平方位，因为如果在某个时间点上结构是讨论中的结构的最外部分，即使此类结构相对于参考结构竖直延伸，而不是水平方位，则结构可以“通过(over)”参考结构。
本文中使用的术语“晶片”和“衬底”一般是指在其上形成集成电路的任何结构，并且还指在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应在限制性意义上理解，并且各种实施例的范围仅由所附权利要求书连同所述权利要求书所授权的等效物的全部范围来限定。
根据本发明并且本文中所描述的各种实施例包含利用存储器单元的竖直结构(例如存储器单元的nand串)的存储器。如本文中所使用，将相对于在其上形成存储器单元的衬底的表面而采用方向形容词(即，将采用延伸远离衬底表面的竖直结构，将采用竖直结构的底端作为最靠近衬底表面的一端，并且将采用竖直结构的顶端作为最远离衬底表面的一端)。
如本文中所使用，方向性形容词可以指相对方位，例如水平、竖直、法线、平行、垂直等，并且除非另有说明，不旨在要求严格遵守特定的几何特性。例如，如本文中所使用，竖直结构不需要完全垂直于衬底的表面，而是可以替代地大体上垂直于衬底的表面，并且可与衬底的表面形成锐角(例如在60与120度之间等)。
在本文中所描述的一些实施例中，可以将不同的掺杂配置施加到源极侧选择栅极(sgs)、控制栅极(cg)和漏极侧选择栅极(sgd)，在此实例中，源极和漏极选择栅极中的每个可以由多晶硅形成或至少包含多晶硅，其结果使得这些层(例如多晶硅等)在暴露于蚀刻溶液时，可以具有不同的蚀刻速率。例如，在3d半导体装置中的单片支柱的过程中，sgs和cg可以形成凹陷，而sgd可以保持较少的凹陷或甚至不凹陷。因此，这些掺杂配置能够通过使用蚀刻溶液(例如四甲基氢氧化铵(tmch))选择性地蚀刻到3d半导体装置的不同的层(例如sgs、cg和sgd)中。
如本文中所使用，操作存储器单元包含读取、写入或擦除存储器单元。将存储器单元置于预期状态的操作在本文中被称为“编程”，并且可以包含写入到存储器单元或从存储器单元擦除(例如存储器单元可以被编程为擦除状态)。
根据本发明的一或多个实施例，位于存储器装置的内部或外部的存储器控制器(例如处理器、控制器、固件等)能够确定(例如选择、设置、调整、计算、改变、清除、通信、适配、推导、限定、利用、修改、应用等)大量磨损周期或磨损状态(例如记录磨损周期，对存储器装置在其发生时的操作进行计数，跟踪其起始的存储器装置的操作，评估对应于磨损状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可以被配置成随每次存储器操作向存储器装置提供磨损周期信息。存储器装置控制电路(例如控制逻辑)可以被编程以补偿对应于磨损周期信息的存储器装置性能变化。存储器装置可以接收磨损周期信息并且响应于磨损周期信息确定一或多个操作参数(例如值、特征)。
应理解，当元件被称为在另一元件“上”、“连接到”或“耦合到”另一个元件时，它可以直接在另一个元件上、连接到另一个元件或耦合到另一个元件，或可以存在中间元件。相反，当元件被称为“直接在上”“直接连接到”或“直接耦合到”另一个元件时，则不存在中间元件或中间层。如果附图中用线展示两个元件连接，则两个元件可以耦合或直接耦合，除非另外指出。
本文中所描述的方法实例至少部分地可以是机器或计算机实现的。一些实例可以包含用指令编码的计算机可读介质或机器可读介质，所述指令可操作来配置电子装置以执行如以上实例中所描述的方法。此类法的实现可以包含代码，例如微代码、汇编语言代码、高级语言代码等。此类代码可以包含用于执行各种方法的计算机可读指令。所述代码可以形成计算机程序产品的部分。此外，代码可以被有形地存储在一或多个易失性或非易失性有形计算机可读介质上，例如在执行期间或在其它时间。这些有形计算机可读介质的实例可以包含但不限于硬盘、可移动磁盘、可移动光盘(例如压缩盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(ram)、只读存储器(rom)、固态驱动器(ssd)、通用快闪存储(ufs)装置、嵌入式mmc装置等。
以上描述旨在说明而非限制。例如，以上描述实例(或其一或多个方面)可以彼此组合使用。可以使用其它实施例，例如由本领域技术人员在阅读以上描述后。提交时应理解，其将不用于解释或限制权利要求的范围或含义。此外，在以上详细描述中，可以将各种特征组合在一起以简化本发明。这不应被解释为意指未要求保护的揭示特征对于任何权利要求是必要的。相反，发明主题可以在于少于特定揭示实施例的所有特征。因此，以下权利要求由此并入到详细描述中，其中每个权利要求独立地作为单独的实施例，并且预期此类实施例可以在各种组合或排列中彼此组合。本发明的范围应参考所附权利要求以及此类权利要求所赋予的等同物的全部范围来确定。
其它说明和实例
实例1是一种方法，其包括：在存储器装置处确定存储在存储器装置的nand存储器单元中的值将被破坏；以及响应于所述确定，通过仅向所述存储器单元施加预编程脉冲来破坏所述存储器单元中的值，所述预编程脉冲使所述存储器单元的电压电平达到预定电压电平。
在实例2中，实例1的主题任选地包含在施加预编程脉冲之后：确定存储器单元将被擦除；以及响应于确定将擦除所述存储器单元：将所述预编程脉冲施加到所述存储器单元；向存储器单元施加擦除脉冲；以及验证存储器单元被擦除。
在实例3中，实例1-2中的任何一或多个的主题任选地包含：其中确定值将被破坏包括通过通信接口从主机接收命令。
在实例4中，实例3的主题任选地包含：其中命令指定存储器装置的页，所述页中的多个存储器单元中的一个存储器单元。
在实例5中，实例3-4中的任何一或多个的主题任选地包含：其中所述页中的多个存储器单元中的所有单元的值被破坏。
在实例6中，实例3-5中任何一或多个的主题任选地包含：其中命令指定存储器装置的块，所述块中的多个存储器单元中的一个存储器单元。
在实例7中，实例1-6中的任何一或多个的主题任选地包含：其中确定存储在存储器装置的存储器单元中的值将被破坏包括：通过通信接口从主机接收对映射到存储器单元的逻辑块地址的删除请求；确定所述逻辑块地址被分类为敏感；响应于接收到删除请求并且确定逻辑块地址被分类为敏感，确定存储在存储器装置的存储器单元中的值将被破坏。
在实例8中，实例7的主题任选地包含：响应于接收到删除请求，将存储器单元标记为未分配。
实例9是一种存储器装置，其包括：nand存储器单元；存储器控制器，其被配置成执行包括以下的操作：确定存储在存储器装置的nand存储器单元中的值将被破坏；以及响应于所述确定，通过仅向所述存储器单元施加预编程脉冲来破坏所述存储器单元中的值，所述预编程脉冲使所述存储器单元的电压电平达到预定电压电平。
在实例10中，实例9的主题任选地包含：其中存储器控制器进一步被配置成执行包括以下操作：在施加预编程脉冲之后确定存储器单元将被擦除；以及响应于确定将擦除所述存储器单元：将所述预编程脉冲施加到所述存储器单元；向存储器单元施加擦除脉冲；以及验证存储器单元被擦除。
在实例11中，实例9-10中的任何一或多个的主题任选地包含：其中确定将破坏值的操作包括通过通信接口从主机接收命令的操作。
在实例12中，实例11的主题任选地包含：其中命令指定存储器装置的页，所述页中的多个存储器单元中的一个存储器单元。
在实例13中，实例11-12中的任何一或多个的主题任选地包含：其中所述页中的多个存储器单元中的所有单元的值被破坏。
在实例14中，实例11-13中任何一或多个的主题任选地包含：其中命令指定存储器装置的块，所述块中的多个存储器单元中的一个存储器单元。
在实例15中，实例9-14中的任何一或多个的主题任选地包含：其中确定存储在存储器装置的存储器单元中的值的将被破坏的操作包括：通过通信接口从主机接收对映射到存储器单元的逻辑块地址的删除请求；确定所述逻辑块地址被分类为敏感；响应于接收到删除请求并且确定逻辑块地址被分类为敏感，确定存储在存储器装置的存储器单元中的值将被破坏。
在实例16中，实例15的主题任选地包含：响应于接收到删除请求，将存储器单元标记为未分配。
实例17是一种机器可读介质，其包括指令，所述指令在由机器执行时使所述机器执行包括以下的操作：确定存储在存储器装置的nand存储器单元中的值将被破坏；以及响应于所述确定，通过仅向所述存储器单元施加预编程脉冲来破坏所述存储器单元中的值，所述预编程脉冲使所述存储器单元的电压电平达到预定电压电平。
在实例18中，实例17的主题任选地包含：其中存储器控制器进一步被配置成执行包括以下操作：在施加预编程脉冲之后确定存储器单元将被擦除；以及响应于确定将擦除所述存储器单元：将所述预编程脉冲施加到所述存储器单元；对存储器单元施加擦除脉冲；以及验证存储器单元被擦除。
在实例19中，实例17-18中的任何一或多个的主题任选地包含：其中确定将破坏值的操作包括通过通信接口从主机接收命令的操作。
在实例20中，实例19的主题任选地包含：其中命令指定存储器装置的页，所述页中的多个存储器单元中的一个存储器单元。
在实例21中，实例19-20中的任何一或多个的主题任选地包含：其中所述页中的多个存储器单元中的所有单元的值被破坏。
在实例22中，实例19-21中任何一或多个的主题任选地包含：其中命令指定存储器装置的块，所述块中的多个存储器单元中的一个存储器单元。
在实例23中，实例17-22中的任何一或多个的主题任选地包含：其中确定存储在存储器装置的存储器单元中的值的将被破坏的操作包括：通过通信接口从主机接收对映射到存储器单元的逻辑块地址的删除请求；确定所述逻辑块地址被分类为敏感；响应于接收到删除请求并且确定逻辑块地址被分类为敏感，确定存储在存储器装置的存储器单元中的值将被破坏。
在实例24中，实例23的主题任选地包含其中操作进一步包括：响应于接收到删除请求，将存储器单元标记为未分配。
实例25是一种存储器装置，其包括：用于确定存储在存储器装置的nand存储器单元中的值将被破坏的装置；以及响应于所述确定，用于通过仅向所述存储器单元施加预编程脉冲来破坏所述存储器单元中的值的装置，所述预编程脉冲使所述存储器单元的电压电平达到预定电压电平。
在实例26中，实例25的主题任选地包含在施加预编程脉冲之后：用于确定存储器单元将被擦除的装置；以及响应于确定将擦除所述存储器单元：用于将所述预编程脉冲施加到所述存储器单元的装置；用于向存储器单元施加擦除脉冲的装置；以及用于验证存储器单元被擦除的装置。
在实例27中，实例25-26中的任何一或多个的主题任选地包含：其中用于确定将破坏值的装置包括用于通过通信接口从主机接收命令的装置。
在实例28中，实例27的主题任选地包含：其中命令指定存储器装置的页，所述页中的多个存储器单元中的一个存储器单元。
在实例29中，实例27-28中的任何一或多个的主题任选地包含：其中所述页中的多个存储器单元中的所有单元的值被破坏。
在实例30中，实例27-29中任何一或多个的主题任选地包含：其中命令指定存储器装置的块，所述块中的多个存储器单元中的一个存储器单元。
在实例31中，实例25-30中的任何一或多个的主题任选地包含：其中确定存储在存储器装置的存储器单元中的值的将被破坏的操作包括：通过通信接口从主机接收对映射到存储器单元的逻辑块地址的删除请求；确定所述逻辑块地址被分类为敏感；响应于接收到删除请求并且确定逻辑块地址被分类为敏感，确定存储在存储器装置的存储器单元中的值将被破坏。
在实例32中，实例31的主题任选地包含其中操作进一步包括：响应于接收到删除请求，将存储器单元标记为未分配。
- 还没有人留言评论。精彩留言会获得点赞！