一种金属绝缘层金属结构的产热时间提取方法与流程

本发明属于半导体器件测试领域，尤其涉及一种金属绝缘层金属结构的产热时间提取方法。

背景技术：

金属绝缘层金属(mim)结构是一种常见的电路器件，比如金属氧化物半导体(mos)结构，以及磁隧穿结(mtj)。当绝缘层厚度极小是，由于隧穿效应，当加载电压时，存在可观的电流流过金属绝缘层金属结构。这一电流将在器件的工作时间内产生热量，使得器件的温度远高于器件所处的环境温度。由于电子散射主要发生在绝缘层与金属的界面，这一界面是主要的热源。同时，绝缘层的热导通常较低，这导致大量热集中在绝缘层中，使其温度在整个器件中处于较高的水平。这一较高的温度将对导致器件的性能造成一系列的影响。举例而言，根据阿伦尼乌斯公式(arrheniusequation),温度较高时绝缘层的价键更易断裂，从而因击穿而导致的失效概率将会增大。此外，对于磁隧穿结，较高的温度将导致存储层的磁矩翻转，从而导致其所存储的信息丢失。

随着现代集成电路的频率不断增加，电路的产热越来越严重。金属绝缘层金属在导通时贡献的热量也将对于其他电路造成影响。因此，电路在设计时需要基于各器件的热导、产热时间和散热时间等参数进行进行热仿真。因此，通过多种途径获取产热时间常数将有助于更为精确的热仿真，从而改善电路的可靠性。

考察绝缘层的击穿过程，其机理可以分为本征的电击穿和热辅助的热击穿。当击穿电压的脉宽减小时，器件在加压过程中产生的热量也相应减小。对于极短的脉冲，这一热量几乎可以忽略不计，因此器件将处于环境温度，即一个较低的温度。在这一温度下，击穿的机理是电击穿。而当电压时间较长是，器件将处于较高的温度，因而由热击穿主导。本发明的具体内容是在这一原理的基础上提出的。

技术实现要素：

本发明针对现有技术的不足，提供一种金属绝缘层金属结构的产热时间提取方法。

本发明的目的是通过以下技术方案实现的：一种金属绝缘层金属结构的产热时间提取方法，所述方法包括：

在需要表征的金属绝缘层金属结构器件中，加载电压脉冲；

固定所述电压脉冲的时间宽度，不断增大所述电压脉冲的幅值，直到幅值满足使所述金属绝缘层金属结构达到在所述时间宽度击穿的条件；

更换金属绝缘层金属结构器件，变化所述电压脉冲的所述时间宽度，重复所述击穿过程；

提取所述击穿幅值与所述时间宽度的关系；

提取所述关系的拐点，其对应的时间即为所述结构的产热时间常数。

进一步地，在增大所述电压脉冲的幅值时，相邻电压脉冲相隔时间远大于所述时间宽度。

进一步地，在所述相邻电压的相隔时间阶段加载读取电压以获取所述器件的状态，且所述读取电压远小于所述电压脉冲的所述幅值。

进一步地，最终的提取结果应满足，所述电压脉冲的所述时间宽度的最小值远小于所述产热时间常数的条件。

进一步地，所述器件的绝缘层具有均一性。

进一步地，所述拐点是，对于所述关系的低电压区域和高电压区域，分别在所述时间宽度的对数坐标下做线性外推时，二者相切的位置。

进一步地，当所述器件为存储器时，所述电压脉冲的所述幅值的最小值大于器件的写入电压。

本发明的有益效果是：本发明通过使用超快电压脉冲，使得器件可以发生本征电击穿。改变脉冲时间宽度，可以调节器件在击穿过程中的温度，并使得器件发生热击穿。将超快脉冲的结果和低速脉冲的结果对比，击穿电压和脉冲宽度的关系中的拐点记为器件的产热时间常数。本发明基于击穿的发生机理，因而对于各种寄生效应较不敏感，具有较高的鲁棒性。本发明方法能够得到较为准确的产热时间常数，将有助于电路设计中的热仿真，从而改进电路的可靠性。

附图说明

图1为电压波形的示意图；

图2为磁隧穿结击穿前后电阻的变化实验结果。

图3为磁隧穿结击穿电压和脉冲宽度的实验结果。

具体实施方式

在下面的具体实施方式中，参考形成本发明的一部分的附图，其中通过图解的方式示出可实施本发明的具体实施方式。应理解，在不脱离本发明的范围的情况下，可利用其它实施方式且可进行结构或逻辑的改变。例如，对于一个实施方式而示出或描述的特征可用于或结合其它实施方式以产生又一实施方式。其目的在于本发明包括这些修改和变化。使用特定的语言(其不应被解释为限制所附权利要求书的范围)描述实施方式。附图未按比例绘制且仅供说明之用。

本发明提出的一种金属绝缘层金属结构的产热时间提取方法，所述方法包括：

在需要表征的金属绝缘层金属结构器件中，加载电压脉冲；

固定所述电压脉冲的时间宽度，不断增大所述电压脉冲的幅值，直到幅值满足使所述金属绝缘层金属结构达到在所述时间宽度击穿的条件；具体地，在增大所述电压脉冲的幅值时，相邻电压脉冲相隔时间远大于所述时间宽度；更进一步地，在所述相邻电压的相隔时间阶段加载读取电压以获取所述器件的状态，且所述读取电压远小于所述电压脉冲的所述幅值，如图1所示；

更换金属绝缘层金属结构器件，变化所述电压脉冲的所述时间宽度，重复所述击穿过程；

提取所述击穿幅值与所述时间宽度的关系；

提取所述关系的拐点，其对应的时间即为所述结构的产热时间常数；具体地，所述拐点是，对于所述关系的低电压区域和高电压区域，分别在所述时间宽度的对数坐标下做线性外推时，二者相切的位置；最终的提取结果应满足，所述电压脉冲的所述时间宽度的最小值远小于所述产热时间常数的条件。

当所述器件为存储器时，所述电压脉冲的所述幅值的最小值大于器件的写入电压。

在以下实施方案中，待提取产热时间常数的器件为磁隧穿结。

使用如下符号表示波形：

1.(时间1，幅度1)定义为在时间1(单位:ns)的长度下维持幅度1(单位：v)；

2.[甲，乙]定于为两段波形在时序上的串联。

在器件1上加载[(5,0.3),(1000,0),(5,0.4),(1000,0),(5,0.5),(1000,0),(5,0.6),(1000,0),(5,0.7),(1000,0),(5,0.8),(1000,0),(5,0.9),(1000,0),(5,1.0),(1000,0),(5,1.1),(1000,0),(5,1.2),(1000,0),(5,1.3),(1000,0),(5,1.4),(1000,0),(5,1.5),(1000,0),(5,1.6),(1000,0),(5,1.7),(1000,0),(5,1.8),(1000,0),(5,1.9),(1000,0),(5,2.0),(1000,0),(5,2.1),(1000,0),(5,2.2),(1000,0),(5,2.3),(1000,0),(5,2.4),(1000,0),(5,2.5)],记录电阻小于击穿电阻时，前一个脉冲电压幅值作为5ns这一脉冲时间宽度所对应的击穿电压。击穿前后器件电阻如图2所示。

在更新的器件中，将原本波形为5ns的脉冲分别用10ns,20ns,30ns,…,1us的时间宽度条件替代，并重复这一过程。

将所得到的击穿电压和相应的脉冲时间宽度关系成图，其中脉冲时间宽度以对数坐标画图，如图3所示。在0.3v附近向高电压处做线性外推，并在2.5v附近向低电压处做线性外推，二者的相交点所对应的脉冲时间宽度即为该磁隧穿结的产热时间常数。