半导体存储器装置及具有该装置的存储器系统和电子装置的制作方法

本申请要求于2018年1月2日在韩国知识产权局(kipo)提交的韩国专利申请第10-2018-0000205号的优先权，其公开内容通过引用整体并入本文。

本发明构思的示例实施例涉及半导体存储器装置，以及具有该半导体存储器装置的存储器系统和电子装置。

背景技术：

存储器系统可以包括被配置为输入或输出数据的半导体存储器装置以及被配置为控制半导体存储器装置的存储器控制器。电子装置可以包括被配置为输入或输出数据的半导体存储器装置(例如，动态随机存取存储器(dram)装置)以及包括被配置为控制半导体存储器装置的存储器控制器的片上系统(soc)。

在半导体存储器装置中，在写操作和读操作期间数据的位数(“数量”)可以是固定的，并且因此可以输入或输出固定位数的数据。在存储器系统和电子装置的操作期间，会更频繁地执行半导体存储器装置的写操作和读操作，并且因此在写操作和读操作期间功耗会增加。

技术实现要素：

一些示例实施例提供了用于在写操作和读操作期间减少功耗的技术，以减少存储器系统和电子装置的总功耗。

本发明构思的一些示例实施例提供了一种被配置为减少功耗的半导体存储器装置以及包括该半导体存储器装置的存储器系统和电子装置。

本发明构思的一些示例实施例不限于此。将在下面的描述中部分地阐述附加的示例实施例，并且将通过描述变得显而易见，或者可以通过实践所呈现的示例实施例而了解。

根据本发明构思的一些示例实施例，一种半导体存储器装置可以包括：控制单元，其被配置为响应于模式设置指令而处理模式设置代码以设置在线(on-the-fly)数据，并且响应于指示了使能状态的在线数据，结合写命令处理数据位数信息以产生第一数据信号并且结合读命令处理所述数据位数信息以产生第二数据信号；存储器单元阵列，其被配置为将数据输入到存储器单元或从存储器单元输出数据，所述存储器单元是由基于行地址和激活命令产生的字线选择信号和基于列地址和写命令或读命令产生的列选择信号而选择的；数据写入器，其被配置为响应于所述第一数据信号而处理从外部源接收的第一位数的数据，并将所述第一位数的数据发送到所选的存储器单元；以及数据读取器，其被配置为响应于所述第二数据信号而处理从所选的存储器单元接收的数据并发送第二位数的数据。

根据本发明构思的一些示例实施例，一种存储器系统可以包括：存储器控制器，其被配置为响应于时钟信号而施加片选信号以及命令和地址，并且输入或输出数据；以及半导体存储器装置，其被配置为响应于时钟信号输入片选信号以及命令和地址，并且输入或输出数据。半导体存储器装置还可以被配置为：输入包括在命令和地址中的地址作为模式设置代码；响应于片选信号和包括在命令和地址中的指示了模式设置命令的命令，产生在线数据，所述指示了模式设置命令的命令是响应于时钟信号而施加的；响应于包括在地址中的数据位数信息，响应于指示了使能状态的在线数据，并且还响应于所述命令是写命令，输入从外部源输入的第一位数的数据；响应于包括在地址中的数据位数信息，响应于指示了使能状态的在线数据，并且还响应于所述命令是读命令，将第二位数的数据输出到外部源。

根据本发明构思的一些示例实施例，电子装置可以包括：片上系统，其被配置为响应于时钟信号而施加片选信号以及命令和地址，并且输入或输出数据；以及半导体存储器装置，其被配置为响应于时钟信号而处理所施加的片选信号和命令和地址，并且输入或输出数据。片上系统可以包括：被配置为使用第一带宽输入或输出数据的第一功能装置；被配置为使用大于第一带宽的第二带宽输入或输出数据的第二功能装置；存储器控制器，其被配置为控制要在第一功能装置和半导体存储装置之间输入或输出的数据以及控制要在第二功能装置和半导体存储装置之间输入或输出的数据；以及中央处理单元，其被配置为控制第一功能装置、第二功能装置和存储器控制器。半导体存储器装置还可以被配置为：响应于片选信号和包括在命令和地址中的指示了模式设置命令的命令，产生在线数据，所述指示了模式设置命令的命令是响应于时钟信号而施加的；响应于包括在地址中的数据位数信息并且还响应于该命令是写命令，从外部源输入第一位数的数据，以及响应于包括在地址中的数据位数信息并且还响应于该命令是读命令，将第二位数的数据发送到外部源。

附图说明

图1是示出根据本发明构思的一些示例实施例的半导体存储器装置的配置的框图；

图2是示出根据本发明构思的一些示例实施例的存储器单元阵列的配置的框图；

图3是根据本发明构思的一些示例实施例的指令真值表；

图4是根据本发明构思的一些示例实施例的根据指令真值表的信号的时序图；

图5是示出根据本发明构思的一些示例实施例的存储器系统的配置的框图；

图6是用于描述根据本发明构思的一些示例实施例的存储器系统的操作的时序图；

图7是示出根据本发明构思的一些示例实施例的电子装置的配置的框图；

图8是用于描述根据本发明构思的一些示例实施例的电子装置的操作的时序图；以及

图9是示出根据一些示例实施例的电子装置的示图。

具体实施方式

在下文中，将参考附图来描述根据本发明构思的一些实施例的半导体存储器装置以及包括该存储器装置的存储器系统和电子装置。

图1是根据本发明构思的一些示例实施例的半导体存储器装置的框图。半导体存储器装置100可以包括内部时钟信号发生器10、指令和地址发生器12、模式设置寄存器14、控制信号发生器16、行解码器18、存储器单元阵列20、列解码器22、数据写入器24和数据读取器26。

下面将描述图1中所示的块的功能。

内部时钟信号发生器10可以输入(“处理”)从外部输入(“接收”)(例如，从相对于半导体存储器装置100的外部源和/或远程源接收)的时钟信号ck来产生内部时钟信号ck。

指令和地址发生器12可以响应于内部时钟信号ck和片选信号cs产生包括模式设置命令mrw、激活命令act、写命令wr和读命令rd的命令以及包括行地址radd和列地址cadd的地址或者包括通过(“基于”)对输入到其中的命令和地址ca进行解码的模式设置代码opc的代码。

模式设置寄存器14可以响应于模式设置命令mrw输入(“处理”)模式设置代码opc，并且响应于模式设置命令mrw设置(“产生”)数据的特定实例。数据的特定实例可以包括在线(on-the-fly)页大小psotf(与页大小相关联的数据的特定实例)、在线突发长度blotf(与突发长度相关联的数据的特定实例)或在线数据dqotf(与数据的位数(“数量”)相关联的数据的特定实例)。当在线页大小psotf被设置为使能状态(例如，与页大小相关联的数据的特定实例指示使能状态)时，可以理解的是，页大小是不固定的，而是根据与激活命令act一起处理的页大小信息来确定页大小。当在线突发长度blotf被设置为使能状态(例如，与突发长度相关联的数据的特定实例指示使能状态)时，可以理解的是，突发长度是不固定的，而是根据与写命令wr或读命令rd一起处理的突发长度信息来确定突发长度。类似地，当在线数据dqotf被设置为使能状态(例如，数据的特定实例指示使能状态)时，可以理解的是，数据的位数(“数量”)不固定，而是根据与写命令wr或读命令rd一起处理的数据位数信息来确定数据的位数。

响应于被设置为(“指示了”)使能状态的在线页大小psotf，控制信号发生器16可以输入(“处理”)页大小信息psi并产生偶数页选择信号pse和奇数页选择信号pso两者，并且响应于在线数据dqotf被设置为使能状态，控制信号发生器16可以响应于写命令wr处理数据位数信息dqi以产生第一数据信号dq1，并且可以响应于读命令rd处理数据位数信息dqi以产生第二数据信号dq2。响应于在线突发长度blotf被设置为使能状态，控制信号发生器16可以响应于写命令wr处理突发长度信息bli以产生第一突发长度信号bl1，并且响应于读命令rd处理突发长度信息bli以产生第二突发长度信号bl2。

行解码器18可以响应于激活命令act，基于对行地址radd进行解码来产生字线选择信号wl。

响应于偶数页选择信号pse和奇数页选择信号pso两者被激活，存储器单元阵列20可以对与响应于选择信号wl而选择的偶数页存储器单元阵列(未示出)的字线和奇数页存储器单元阵列(未示出)的字线连接的所选存储器单元(未示出)进行存取(与其交流数据)。响应于偶数页选择信号pse被激活，存储器单元阵列20可以对连接到存储器单元阵列的偶数页的响应于字线选择信号wl的所选字线的特定存储器单元进行存取。响应于奇数页选择信号pso被激活，存储器单元阵列20可以对连接到存储器单元阵列的奇数页的响应于字线选择信号wl的所选字线的特定存储器单元进行存取。存储器单元阵列20可以将数据输入至连接到所选字线的特定存储器单元中的响应于列选择信号csl而选择的一个或多个存储器单元(“一个或多个所选的存储器单元”)，或从所述一个或多个所选的存储器单元输出数据(例如，可以与之通信，可以存取等)。

列解码器22可以响应于读命令rd或写命令wr，基于对列地址cadd进行解码来产生列选择信号csl。

重申以上内容，存储器单元阵列20可以基于1)基于行地址radd和激活命令act产生的字线选择信号wl和2)基于列地址cadd和2a)写命令wr或2b)读命令rd产生的列选择信号csl，来存取所选的存储器单元(“特定存储器单元”)。

数据写入器24可响应于写命令wr、第一突发长度信号bl1和第一数据信号dq1而将从外部输入的数据dq(例如，从与半导体存储器装置100相关的外部源和/或远程源接收的第一位数的数据dq)，处理为与输入数据选通信号dqs的中心对准，并响应于内部时钟信号ck而将第一位数的数据dq发送到存储器单元阵列20中的所选的一个或多个存储器单元。例如，数据写入器24可以响应于第一突发长度信号bl1和第一数据信号dq1两者被激活而处理从外部输入的突发长度为k的1位数据dq，并且可以响应于第一突发长度信号bl1和第一数据信号dq1两者被去激活而处理从外部输入的突发长度为k/2的1/2位数据dq。数据写入器24可以响应于第一突发长度信号bl1被激活并且第一数据信号dq1被去激活而处理从外部输入的突发长度为k的1/2位数据dq，并且可以响应于第一突发长度信号bl1被去激活并且第一数据信号dq1被激活而处理从外部输入的突发长度为k/2的1位数据dq。

数据读取器26可以响应于读命令rd、第二突发长度信号bl2和第二数据信号dq2而将从存储器单元阵列20的所选的存储器单元输出的数据作为第二位数的数据输出(“发送”)到外部，以与数据选通信号dqs的边沿对准。数据读取器26可以根据第二突发长度信号bl2和第二数据信号dq2将具有突发长度k或k/2的1位或1/2位数据dq输出到外部。

模式设置寄存器14和控制信号发生器16可以配置控制单元。

图2是示出根据本发明构思的一些示例实施例的存储器单元阵列20的示意图。

参考图2，存储器单元阵列20可以包括偶数页存储器单元阵列10-11和奇数页存储器单元阵列10-12。偶数页存储器单元阵列10-11可以包括布置在偶数字线wl_e1至wl_en和偶数位线ble1至blem之间的多个偶数存储器单元mce以及偶数页驱动器10-21。奇数页存储器单元阵列10-12可以包括布置在奇数字线wl_o1至wl_on与奇数位线blo1至blom之间的多个奇数存储器单元mco以及奇数页驱动器10-22。下面将描述图2的块的功能。

可以响应于偶数页选择信号pse而使能偶数页驱动器10-21，并且可以响应于字线选择信号wl而选择偶数字线wl_e1至wl_en中的一条。可以同时存取连接到偶数字线wl_e1至wl_en中的一条的各个偶数存储器单元mce。可以响应于奇数页选择信号pso而使能奇数页驱动器10-22，并且可以选择对应于字线选择信号wl的奇数字线wl_o1至wl_on中的一条。可以同时存取连接到奇数字线wl_o1至wl_on中的一条的各个奇数存储器单元mco。

响应于偶数页选择信号pse被激活并且奇数页选择信号pso被去激活，可以使能偶数页驱动器10-21的操作，并且因此可以响应于字线选择信号wl而选择一条偶数字线。响应于奇数页选择信号pso被激活并且偶数页选择信号pse被去激活，可以使能奇数页驱动器10-22的操作，并且因此可以响应于字线选择信号wl而选择一条奇数字线。响应于偶数页选择信号pse和奇数页选择信号pso两者被激活，可以使能偶数页驱动器10-21的操作和奇数页驱动器10-22的操作两者，并且因此可以响应于字线选择信号wl而选择一条偶数字线和一条奇数字线。

响应于偶数页选择信号pse和奇数页选择信号pso两者被激活，页大小可以是2k，并且因此可以存取连接到存储器单元阵列20的一条偶数字线和一条奇数字线的全部存储器单元。也就是说，可以存取整页大小的存储器器单元。响应于偶数页选择信号pse和奇数页选择信号pso中的一个被激活，页大小可以是1k并且因此可以存取连接到存储器单元阵列20的一条偶数字线或一条奇数字线的存储器单元。也就是说，可以存取半页大小的存储器单元。存取半页大小的存储器单元时激活的存储器单元的数目(“数量”)小于存取整页大小的存储器单元时激活的存储器单元的数目(“数量”)，因此可以减少半导体存储器装置100的功耗，从而(至少通过减少电力消耗)提高半导体存储器装置和/或包括其的电子装置(例如，计算机系统)和/或存储器系统的性能。因此，半导体存储器装置和/或包括其的电子装置(例如，计算机系统)和/或存储器系统的欠优性能(例如，欠佳和/或过度的电功耗)的问题可至少部分地缓解。

在图2中，偶数页存储器单元阵列10-11和奇数页存储器单元阵列10-12中的每一个可以是存储器块、存储器组或存储器列。

图3是根据本发明构思的一些示例实施例的关于从半导体存储器装置100的外部施加的命令和地址的命令真值表。图4是根据本发明构思的一些示例实施例的施加到半导体存储器装置100的信号的时序图。

参考图3和图4，可以在时钟信号ck的上升沿与具有“高”电平的片选信号cs一起输入指示了模式设置命令moderegisterwrite的具有“低”电平、“高”电平、“高”电平、“低”电平和“低”电平的命令和地址信号ca1至ca5。可以在时钟信号ck的上升沿根据与具有“低”电平的片选信号cs一起施加的命令和地址信号ca3至ca5来设置在线页大小psotf、在线突发长度blotf和在线数据dqotf。阴影区域i的其他命令和地址信号可以包括其他模式设置代码。重申的是，包括在命令和地址中的地址可以被输入作为模式设置代码。

可以在时钟信号ck的上升沿与具有“高”电平的片选信号cs一起输入指示了激活命令activate的具有“高”电平和“低”电平的命令和地址信号ca1和ca2。页大小信息psi可以是在时钟信号ck的上升沿与具有“高”电平的片选信号cs一起施加的命令和地址信号can，或者在时钟信号ck的上升沿与具有“低”电平的片选信号cs一起施加的命令和地址信号ca4。阴影区域ii的命令和地址信号可以包括行地址radd。

页大小信息psi可以由两位(2位)组成，高位(“2位中的一位”，“2位中的第一位”等)可以指定整页大小或半页大小，而另一个低位可以指示选择偶数页存储器单元阵列10-11或奇数页存储器单元阵列10-12。例如，当在线页大小psotf具有“高”电平时，可以在页大小信息psi的高位具有“高”电平时设置全页大小，并且可以在所述高位具有“低”电平时设置半页大小。当页大小信息psi的高位具有“高”电平时，可以忽略其低位的信息。当页大小信息psi的高位具有“低”电平时，可以设置半页大小。可以在页大小信息psi的低位具有“低”电平时指定奇数页存储器单元阵列10-12，并且可以在页大小信息psi的低位具有“高”电平时指定偶数页存储器单元阵列10-11。页大小信息psi的低位可以是半导体存储器装置100的列地址cadd的位之一，并且可以是列地址cadd的最高有效位。当由页大小信息psi指定了半页大小时，半导体存储器装置100的功耗可低于指定了整页大小时的功耗。

可以在时钟信号ck的上升沿与具有“高”电平的片选信号cs一起输入指示了写命令write的具有“低”电平、“低”电平、“高”电平、“低”电平和“低”电平的命令和地址信号ca1至ca5。可以在时钟信号ck的上升沿与具有“高”电平的片选信号cs一起输入指示了读命令read的具有“低”电平、“高”电平、“低”电平、“低”电平和“低”电平的命令和地址信号ca1至ca5。当输入写命令write或读命令read时，可以根据与具有“高”电平的片选信号cs一起在时钟信号ck的上升沿施加的命令和地址信号can和与具有“低”电平的片选信号cs一起在时钟信号ck的上升沿施加的命令和地址信号ca4来设置突发长度信息bli和数据位数信息dqi。阴影区域iii的命令和地址信号可以包括列地址cadd。

突发长度信息bli可以由1位组成，并且可以指定将被顺序地输入至外部或从外部输出的数据的位的数目(“数量”)(例如，响应于第一突发长度信号bl1而要顺序输入的第一位数的数据的第三数量和/或响应于第二突发长度信号bl2而要顺序输出的第二位数的数据的第四数量)。数据位数信息dqi可以由1位构成，并且指定要同时输入或输出的输入/输出数据的位数。由于根据数据位数信息dqi要同时输入或输出的输入/输出数据的位数减少，所以半导体存储器装置100的功耗可减少。此外，由于根据突发长度信息bli要顺序地输入或输出的数据的位数减少，所以半导体存储器装置100的功耗可减少。

图5是示出根据本发明构思的一些示例实施例的存储器系统200的配置的框图。

参考图5，存储器系统200可以包括存储器控制器110和半导体存储器装置100。存储器控制器110可以向半导体存储器装置100发送时钟信号ck、片选信号cs、命令和地址ca，并且可以从半导体存储器装置100输入(“接收”)数据dq和数据选通信号dqs，或者向半导体存储器装置100输出数据dq和数据选通信号dqs。半导体存储器装置100可以输入时钟信号ck、片选信号cs、命令和地址ca，并且可以将数据dq和数据选通信号dqs输入到存储器控制器110或者从存储器控制器110输出数据dq和数据选通信号dqs。

图6是示出图5的存储器系统200的操作的时序图。这里，假定图1的半导体存储器装置100的模式设置寄存器14的在线页大小psotf、在线突发长度blotf以及在线数据dqotf被设置为指示了使能状态。

参考图1至图6，存储器控制器110可以在时钟信号ck的上升沿将激活命令act与具有“高”电平的片选信号cs一起施加给半导体存储器装置100。存储器控制器110可以与激活命令activate一起施加行地址radd和具有“高”电平(“幅度”、“值”等)的2位页大小信息psi。因此，可以将半导体存储器装置100设置为整页大小，并且产生具有“高”电平的偶数页选择信号pse和奇数页选择信号pso。

存储器控制器110可以在时钟信号ck的上升沿将写命令write与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器110可与写命令write一起施加列地址cadd、具有“高”电平的突发长度信息bli和数据位数信息dqi。因此，半导体存储器装置100的突发长度bl可以被设置为32，并且数据dq的位数可以被设置为16。

因此，半导体存储器装置100可以顺序地输入与数据选通信号dqs的中心对准地施加的突发长度bl为32的16位数据dq1至dq16，数据选通信号dqs被从外部施加到与由行地址radd和列地址cadd选择的存储器单元阵列20的偶数页存储器单元阵列10-11的一条字线和奇数页存储器单元阵列10-12的一条字线连接的存储器单元。

此外，存储器控制器110可以在时钟信号ck的上升沿将激活命令activate与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器110可以与激活命令activate一起施加行地址radd和具有“低”电平和“高”电平的2位页大小信息psi。因此，半导体存储器装置100可以被设置为半页大小，并且产生偶数页选择信号pse。

存储器控制器110可以在时钟信号ck的上升沿将读命令read与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器110可以与读命令read一起施加列地址cadd、具有“高”电平(或“低”电平)的突发长度信息bli和具有“低”电平(“大小”)的数据位数信息dqi。因此，半导体存储器装置100的突发长度bl可以被设置为32(或者16)，并且数据dq的位数可以被设置为8。

至少部分地重申以上内容，针对写命令write施加的数据位数信息dqi的电平可由存储器控制器110设置为大于针对读命令read施加的数据位数信息dqi。另外，针对写命令write施加的页大小信息psi的电平可由存储器控制器110设置为大于针对读命令read施加的页大小信息psi。另外，与写命令write一起施加的突发长度信息bli的电平可以由存储器控制器110设置为大于与读命令read一起施加的突发长度信息bli。

因此，半导体存储器装置100可以顺序输出突发长度bl为32(或16)的8位数据dq1至dq8，使得从连接到由行地址radd和列地址cadd选择的存储器单元阵列20的偶数页存储器单元阵列10-11的一条字线的存储器单元输出的数据与数据选通信号dqs的边沿对准。

也就是说，存储器控制器110可以响应于正在执行的写操作而将半导体存储器装置100的页大小设置为整页大小，将其突发长度设置为32，并将数据的位的数目(“数量”)设置为16，并且可以响应于正在执行的读操作而将半导体存储器装置100的页大小设置为半页大小，将其突发长度设置为32(或者16)，并且将数据的位的数目设置为8。因此，读操作期间半导体存储器装置100的功耗可低于写操作期间的功耗。因此，可以改善半导体存储器装置的操作效率(例如，电功耗)从而改善性能。

图7是示出根据本发明构思的一些示例实施例的电子装置400的配置的框图。电子装置400可以包括半导体存储器装置100和片上系统(soc)300。soc300可以包括存储器控制器30、中央处理单元(cpu)32、无线通信器34以及图形处理器36。cpu32、存储器控制器30、无线通信器34和图形处理器36可以经由总线38发送数据、地址、命令和控制信号。

以下将描述图7中所示的块的功能。

响应于时钟信号ck，半导体存储器装置100可以输入片选信号cs、命令和地址ca，以及与数据选通信号dqs一起输入或输出数据dq。在cpu32的控制下，存储器控制器30可以在半导体存储器装置100与无线通信器34或图形处理器36之间输入或输出数据。存储器控制器30可以将时钟信号ck、片选信号cs、命令和地址ca输出到半导体存储器装置100，并输入或输出数据dq和数据选通信号dqs。无线通信器34可以通过无线通信发送或接收数据。图形处理器36可以处理经由相机(未示出)输入的图像信号。cpu32可以控制存储器控制器30、无线通信器34和图形处理器36。

在图7中，无线通信器34可以使用低带宽读取数据，并且图形处理器36可以使用高带宽(例如，比第一带宽“更大”的带宽)读取数据。重申的是，无线通信器34可以是被配置为使用第一带宽输入或输出数据的“第一功能装置”，并且图形处理器36可以是被配置为使用大于第一带宽的第二带宽输入或输出数据的“第二功能装置”。无线通信器34代表使用低带宽的功能块的代表性示例。图形处理器36代表使用高带宽的功能块的代表性示例。另外，电子装置400还可以包括其他各种功能块以及图7中所示的功能块。这里，术语“带宽”可以被理解为要被同时输出的数据的位数。

图8是示出图7的电子装置400的操作的时序图。这里，假定图1的半导体存储器装置100的模式设置寄存器14的在线页大小psotf、在线突发长度blotf以及在线数据dqotf被设置为使能状态。

参考图1到图4、图7和图8，当将数据从半导体存储器装置100发送到图形处理器36时，存储器控制器30可以在时钟信号ck的上升沿将激活命令activate与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器30可以将行地址radd和具有“高”电平的2位页大小信息psi与激活命令activate一起施加。因此，半导体存储器装置100可以被设置为整页大小，并且产生具有“高”电平的偶数页选择信号pse和奇数页选择信号pso。半导体存储器装置100可以响应于接收到的命令是激活命令activate而产生包括在接收到的地址中的行地址radd和页大小信息psi，并且基于页大小信息psi来产生偶数页选择信号pse和奇数页选择信号pso两者。

存储器控制器30可以在时钟信号ck的上升沿将读命令read与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器110可以将列地址cadd、具有“高”电平的突发长度信息bli以及具有“高”电平的数据位数信息dqi与读命令read一起施加(“产生”)。因此，半导体存储器装置100的突发长度bl可以被设置为32，并且数据dq的位数可以被设置为16。

因此，半导体存储器装置100可以顺序地输出突发长度bl为32的16位数据dq1至dq16，使得从与存储器单元阵列20的偶数页存储器单元阵列10-11的一条字线和奇数页存储器单元阵列10-12的一条字线相连接的存储器单元当中由列地址cadd选择的存储器单元输出的数据与数据选通信号dqs的边沿对准，存储器单元阵列20的偶数页存储器单元阵列10-11的所述一条字线和奇数页存储器单元阵列10-12的所述一条字线是由行地址radd选择的。响应于接收到的命令是写命令write或读命令read，半导体存储器装置100可以产生包括在接收到的命令和地址ca中的列地址cadd。

当从半导体存储器装置100向无线通信器34发送数据时，存储器控制器30可以在时钟信号ck的上升沿将激活命令activate与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器30可以将行地址radd和具有“低”电平的2位页大小信息psi与激活命令activate一起施加。因此，半导体存储器装置100可以被设置为半页大小，并且产生奇数页选择信号pso。

存储器控制器30可以在时钟信号ck的上升沿将读命令read与具有“高”电平的片选信号cs一起施加到半导体存储器装置100。存储器控制器110可以将列地址cadd、具有“低”电平(或“高”电平)的突发长度信息bli以及具有“低”电平的数据位数信息dqi与读命令read一起施加。因此，半导体存储器装置100的突发长度bl可以被设置为16(或32)，并且数据dq的位数可以被设置为8。

重申的是，例如，存储器控制器30可以将从半导体存储器装置100向第一功能装置(“无线通信器34”)发送数据时施加的数据位数信息的电平设置为小于从半导体存储器装置100向第二功能装置(“图形处理器36”)发送数据时施加的数据位数信息的电平。

因此，半导体存储器装置100可以顺序地输出突发长度bl为16(或32)的8位数据dq1至dq8，使得从连接到的存储器单元由行地址radd选择的存储器单元阵列20的奇数页存储器单元阵列10-12的一条字线相连接的存储器单元当中由列地址cadd选择的存储器单元输出的数据与数据选通信号dqs的边沿对准。也就是说，存储器控制器110可以通过设置从半导体存储器装置100向无线通信器34发送数据时的页大小、数据的位数和/或突发长度来将电子装置400的功耗减少为小于从半导体存储装置100向图形处理器36发送数据时的电子装置400的功耗。

图9是示出根据一些示例实施例的电子装置900的图。如本文所述的电子装置900可以包括如本文所述的半导体存储器装置100、片上系统(soc)300等和/或可以被配置为实现如本文所述的半导体存储器装置100、片上系统(soc)300等的一个或多个部分的功能。如本文所述的电子装置900可以包括如本文所述的整个半导体存储器装置100和/或可以被配置为实现如本文所述的整个半导体存储器装置100的功能。如本文所述的电子装置900可以包括如本文所述的存储器系统的一些或全部和/或可以被配置为实现如本文所述的存储器系统的一些或全部的功能。如本文所述的电子装置900可以包括如本文所述的电子装置400和/或可以被配置为实现如本文所述的电子装置400的一个或多个部分的功能。

参考图9，电子装置900包括存储器920、处理器930和通信接口940。

电子装置900可以被包括在一个或多个各种电子装置中，所述各种电子装置包括例如移动电话、计算机装置、数码相机、传感器装置等。移动装置可以包括移动电话、智能手机、个人数字助理(pda)、其某种组合等。计算装置可以包括个人计算机(pc)、平板电脑、膝上型电脑、上网本、其某种组合等。

存储器920、处理器930和通信接口940可以通过总线910彼此进行通信。

通信接口940可以使用有线传输和/或各种互联网协议来发送来自外部装置(例如，外部源)的数据。例如，外部装置可以包括图像提供服务器、显示装置、移动装置(诸如移动电话、智能手机、个人数字助理(pda)、平板电脑和膝上型计算机)、计算装置(诸如个人计算机(pc)、平板电脑和上网本)、图像输出装置(诸如tv和智能tv)，以及图像捕获装置(诸如相机和摄像机)。

处理器930可以执行程序并控制电子装置900。待由处理器930执行的程序代码(“程序指令”)可以存储在存储器920中。电子系统可以通过输入/输出装置(未示出)连接到外部装置并且与外部装置交换数据。

存储器920可以存储信息。存储器920可以是易失性或非易失性存储器。存储器920可以是非暂时性计算机可读存储介质。存储器可以存储计算机可读指令，所述计算机可读指令在被执行时导致执行如本文所述的一个或多个方法、功能、处理等。在一些示例实施例中，处理器930可以执行存储在存储器920中的一个或多个计算机可读指令。

在一些示例实施例中，电子装置900可以包括显示面板(未示出)。

在一些示例实施例中，通信接口940可以包括usb和/或hdmi接口。在一些示例实施例中，通信接口940可以包括无线通信接口。在一些示例实施例中，通信接口940可以包括有线通信接口。

根据本发明构思的一些示例实施例，可以在响应于从外部输入的数据信息、页大小信息和/或突发长度信息而改变数据的位数、页大小和/或突发长度的同时执行半导体存储器装置的操作。

根据本发明构思的一些示例实施例，在半导体存储器装置的读操作或写操作期间可以输入或输出较少的数据的位数，从而减少功耗。此外，可以通过减小页大小来执行读操作或写操作，从而减少功耗。另外，可以通过减小突发长度来执行读操作或写操作，从而减少功耗并因此改善半导体存储器装置的操作，并因此改善包括其的任何电子装置的操作。

根据本发明构思的一些示例实施例，存储模块和电子装置的电池的功耗可以减少。

虽然已经参考附图描述了本发明构思的一些示例实施例，但本领域技术人员应该理解，可以在不脱离本发明构思的范围和不改变其基本特征的情况下做出各种修改。因此，上述示例实施例应该仅被认为是描述性的而不是为了限制的目的。