EEPROM存储器的制作方法

本发明涉及存储技术，特别涉及一种电可擦除可编程只读存储器(eeprom)。

背景技术：

如图1所示，传统eeprom存储器的体系架构包括存储阵列(mc)、位线(bl)、字线(wl)、页锁存器(pl)、行选择电路(rdec)、字解码电路(cdec)、列选择电路(cmux)以及读出灵敏放大器(sa)。

存储阵列由多个存储单元按照行和列排列而成。常规eeprom的存储单元包括控制栅晶体管(cg)和位选择晶体管(sg)，一个字节通常由n位存储单元和1个字选择晶体管(bsg)构成，一行存储阵列包含m个字节，存储阵列共l行存储单元。

通常1个存储单元保存1位数据，其位选择晶体管(sg)的漏极接对应的位线。同一个字节的n位存储单元的所有位选择晶体管(sg)的栅极以及字选择晶体管(bsg)的栅极都连接到对应的字选择信号(bsel)，所有控制栅晶体管(cg)的栅极连接到字选择晶体管(bsg)的漏极，字选择晶体管(bsg)的源极连接到字线。

行选择电路(rdec)用于选择字节所在的字线，如图1中wl0至wl(l-1)。

字解码电路(cdec)和列选择电路(cmux)用于选择字节的位所对应的位线，如图1中bl0,0至bl0,(n-1)，bl1,0至bl1,(n-1)，blm,0至blm,(n-1)。

页锁存器(pl)用于保存需要写入存储阵列的数据，一个n位的字节数据保存在n个锁存器中，如图1中pl0,0至pl0,(n-1)，pl1,0至pl1,(n-1)，plm,0至plm,(n-1)，每个锁存器连接到对应的位线。同时，每个字节的数据还对应1个字选择锁存器(bytelat)，用于保存这个字节对应的状态位bsel，如图1中的bsel0至bselm，表示对应的1个字节页锁存器中的数据是否需要写入存储单元。

读出灵敏放大器(sa)用于读出存储单元中的数据。行选择电路(rdec)选择对应字线，打开存储单元中的选择晶体管；字解码电路(cdec)选中字节所对应的位线连接到读出灵敏放大器(sa)。读出灵敏放大器(sa)采用检测选中字线和位线上的存储单元的电流的方法读出存储单元中保存的数据，例如：存储数据1的存储单元，其电流较大，接近10微安，而存储数据0的存储单元，其电流很小，接近0微安，两种存储单元电流差足够大，因此灵敏放大器可以分辨出两种存储单元的存储数据。通常的方式是使用另外一个参考电流，例如5微安电流，将存储单元的电流和参考电流比较，来判断存储单元存储的数据是0或1。

存储单元的电流会受各种因素的影响而变化，如：制造工艺波动、存储单元保存的电荷泄露、耐久性(存储器擦除、写入数据的循环次数)引起存储单元性能衰减。这种电流变化产生不利影响，例如：存储数据1的存储单元，其电流减小，而存储数据0的存储单元，其电流增大。因此两种存储单元的电流差缩小，灵敏放大器分辨出两种存储单元数据难度增大，直到无法分辨两种存储单元，此时存储器就无法正常写入和读出数据。

读写窗口是存储器的重要性能指标，影响存储器的可靠性。

技术实现要素：

本发明要解决的技术问题是提供一种eeprom存储器，其存储单元读出窗口增加大约2倍，极大增加了存储器的可靠性，可以明显提高存储器的擦写耐久性。

为解决上述技术问题，本发明提供的eeprom存储器，其包括存储阵列、位线、页锁存器以及读出灵敏放大器；

所述存储阵列，其包括l行、m列存储字节；

每一存储字节，由2n个存储单元组成；l、m、n均为正整数；

每一存储字节中的2n个存储单元分为n组；

同一组的两个存储单元各自对应1个位线；

同一行的各存储字节的各组存储单元分别对应于不同的页锁存器；

每一个页锁存器保存1位数据，其两个输出端分别接同一组的两个存储单元的位线；

所述页锁存器，用于锁存需要写入存储阵列的相应存储字节相应一组存储单元的数据，其两个输出端的状态相反；

同一行的各存储字节的各组存储单元分别对应于不同的灵敏放大器；

每一个灵敏放大器，用于从存储阵列中读1位数据，其根据对应的同一组中的两个存储单元的电流来判断存储的数据。

较佳的，每一个灵敏放大器，比较同一组中的第1存储单元的电流和第2个存储的电流，如果第1存储单元的电流大于第2存储单元的电流，则判断数据为1；如果第1存储单元的电流小于第2存储单元的电流，则判断数据为0。

较佳的，同一行的各存储字节分别对应于不同的字选择锁存器；

字选择锁存器用于保存对应存储字节的状态位；

状态位用于表示对应于该个字节的各页锁存器中的数据是否需要写入相应一组存储单元。

较佳的，对存储阵列做编程操作时，所选择字节的各组存储单元根据对应页锁存器的两个输出状态，决定各组存储单元中的第1存储单元和第2存储单元分别保存数据0和1或者是1和0。

较佳的，n为8、16、32或64。

较佳的，对存储阵列做擦除操作时，所选择字节的所有存储单元都执行擦操作，数据都变为擦状态。

较佳的，eeprom存储器还包括行选择电路；

所述行选择电路连接到存储阵列对应的字线，用于选择对应的字线。

较佳的，所述eeprom存储器还包括列解码电路及列选择电路；

所述列解码电路以及列选择电路，用于选择对应的字节及位线。

较佳的，所述列选择电路，对应于同一行的存储字节的同一组中的两个存储单元各自设置一个nmos管；

所述nmos管的栅极接列解码电路的一路输出，漏极接对应的位线，源极接所述灵敏放大器。

本发明的eeprom存储器，存储阵列(mc)配置为2个存储单元保存1位数据，这2个存储单元分别保存这位数据的正反值，存储单元读出窗口增加大约2倍，极大增加了存储器的可靠性，可以明显提高存储器的擦写耐久性。

附图说明

为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是传统eeprom存储器的体系架构图；

图2是本发明的eeprom存储器一实施例的体系架构图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例一

如图2所示，eeprom存储器包括存储阵列(mc)、位线(bl)、页锁存器(pl)以及读出灵敏放大器(sa)；

所述存储阵列(mc)，其包括l行、m列存储字节；

每一存储字节，由2n个存储单元组成；l、m、n均为正整数；

每一存储字节中的2n个存储单元分为n组，同一组的两个存储单元分别保存同一位数据的正反值；

同一组的两个存储单元各自对应1个位线；如图2，第0列的存储字节的n组存储单元的第0组到的第n-1组存储单元的各个存储单元对应的位线分别为bl0,0a和bl0,0b，bl0,(n-1)a和bl0,(n-1)b；

同一行的各存储字节的各组存储单元分别对应于不同的页锁存器(pl)；

每一个页锁存器(pl)保存1位数据，其两个输出端分别接同一组的两个存储单元的位线(bl)；

所述页锁存器(pl)，用于锁存需要写入存储阵列的相应存储字节相应一组存储单元的数据，其两个输出端的状态相反；

同一行的各存储字节的各组存储单元分别对应于不同的灵敏放大器(sa)；

每一个灵敏放大器(sa)，用于从存储阵列中读1位数据，其根据对应的同一组中的两个存储单元的电流来判断存储的数据。

例如，每一个灵敏放大器，比较同一组中的第1存储单元的电流和第2个存储的电流，如果第1存储单元的电流大于第2存储单元的电流，则判断数据为1；如果第1存储单元的电流小于第2存储单元的电流，则判断数据为0。

实施例一的eeprom存储器，用n×m个页锁存器(pl)保存m个字节数据，每个字节包括n位。当写入数据时，需要写入的数据先保存在页锁存器(pl)中，1个页锁存器(pl)保存1位数据，然后执行写操作，1个页锁存器(pl)的两个输出端连接的2个位线(bl)状态相反，因此写入对应存储字节的同一组的两个存储单元的数据相反。例如，第0列的一存储字节的第0组存储单元需要写入数据0，则第0个页锁存器pl0,0保存数据为0，同时其连接字线bl0,0a的正输出端状态为写入0，其连接字线bl0,0b的负输出端状态为写入1，因此对应存储字节的第0组存储单元中，第1个存储单元写入数据0，第2个存储单元写入数据1。同一组的2个存储单元的数据也可以有其他的组合方式。

实施例一的eeprom存储器，存储阵列(mc)配置为2个存储单元保存1位数据，这2个存储单元分别保存这位数据的正反值，存储单元读出窗口增加大约2倍，极大增加了存储器的可靠性，可以明显提高存储器的擦写耐久性。

实施例二

基于实施例一的eeprom存储器，同一行的各存储字节分别对应于不同的字选择锁存器(bytelat)；

字选择锁存器(bytelat)用于保存对应存储字节的状态位bsel，如图1中的bsel0至bselm，状态位bsel用于表示对应于该个字节的各页锁存器(pl)中的数据是否需要写入相应一组存储单元。

较佳的，对存储阵列做编程操作时，所选择字节的各组存储单元根据对应页锁存器的两个输出状态，决定各组存储单元中的第1存储单元和第2存储单元分别保存数据0和1或者是1和0。

较佳的，n为8、16、32或64。

实施例三

基于实施例一的eeprom存储器，对存储阵列(mc)做擦除操作时，所选择字节的所有存储单元都执行擦操作，数据都变为擦状态(例如擦状态定义为数据1)。

实施例四

基于实施例一，eeprom存储器还包括行选择电路(rdec)；

行选择电路(rdec)连接到存储阵列对应的字线(wl)，用于选择对应的字线(wl)。

实施例五

基于实施例一，eeprom存储器还包括列解码电路(cdec)及列选择电路(cmux)；

列解码电路(cdec)以及列选择电路(cmux)，用于选择对应的字节及位线(bl)。

较佳的，所述列选择电路(cmux)，对应于同一行的存储字节的同一组中的两个存储单元各自设置一个nmos管；

所述nmos管的栅极接列解码电路(cdec)的一路输出，漏极接对应的位线，源极接所述灵敏放大器(sa)。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。