磁性存储器结构、阵列、读写控制方法及制备方法与流程

本发明涉及半导体存储设计及制造领域，特别是涉及一种磁性存储器结构、阵列、读写控制方法及制备方法。

背景技术：

随着半导体工艺特征尺寸的持续减小，由晶体管漏电流所引起的静态功耗在集成电路总功耗中所占的比例日益增大，引起严重的功耗浪费。新兴的非易失性存储器能够在断电状态下保存数据，是解决集成电路静态功耗问题的有效方案之一。其中，磁性随机访问存储器(magnetoresistiverandomaccessmemory，mram)因其具有高速、低功耗和无限擦写等优势而有望成为下一代通用非易失性存储器。mram存储器件是一种基于磁性隧穿结(magnetictunneljunction，简称mtj)的自旋电子器件，隧穿结的基本结构是两层铁磁性薄膜中间夹以一层氧化层，即隧穿层(tunnelingbarrier)，例如氧化镁(mgo)。有一层磁性薄膜的自旋磁矩是被固定住的，叫固定层(pinnedlayer)；另一层则是可以翻转的，用来存储信息，叫自由层(freelayer)或存储层(storagelayer)。改变磁性隧穿结一端的自由层的铁磁材料磁矩方向可改变不同自旋方向的电子的隧穿几率，从而改变磁性隧穿结的整体电阻，并以此实现数据的存储。第一代mram需要通过磁场实现数据写入，所需的写入电流较高，更严重的问题是，随着器件尺寸的减小，磁场写入技术所需的电流值无法降低，制约着大容量低功耗mram的研制。

为克服marm的上述缺点，自旋转移矩(spintransfertorque，stt)技术被提出并应用于mram的数据写入操作。stt-mram利用电子自身的自旋矩来改变磁性隧穿结中自由层的磁矩方向，具有结构简单、集成密度大、功耗低等优点。然而，该方式却存在难以克服的瓶颈：在写入初始阶段，由于磁性薄膜材料的阻尼特性，微弱的自旋转移矩不足以改变自由层的自旋方向，导致初始延迟，限制了写入速度，难以满足高速缓存要求。另外，写操作时大量电流需要直接穿过磁性隧穿结，造成隧穿层的老化，影响器件的使用寿命。

作为stt-rarm的下一代产品，sot-mram(spin-orbittorquemagnetoresistiverandomaccessmemory)读写通路分开，写操作时电流不流经磁性隧穿结而是通过一个sot层，利用自旋霍尔效应(spinhalleffect，she)实现对自由层的翻转。sot-mram优化了stt-mram的性能，具有更快速的写入速度，更长的耐击穿性能，器件可靠性更佳，同时具备不可挥发性，是取代传统l1/l2缓存的最有潜力的技术之一。但是sot-mram由于引入了一个sot层，一般每一个存储单元只能存储一个位，且需要3个端口来进行读写操作，单元面积较大，存储密度较低。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种磁性存储器结构、阵列、读写控制方法及制备方法，用于解决现有技术中sot-mram的存储密度较低的问题。

为实现上述目的及其他相关目的，本发明提供一种磁性存储器阵列，包括：多个磁性存储器单元，所述多个磁性存储器单元中的每个磁性存储器单元：包括第一晶体管、第二晶体管、第一位单元及第二位单元，其中：两个相邻的磁性存储器单元的位单元共用一自旋轨道转矩层和共用位线，所述第一位单元、第二位单元通过所述自旋轨道转矩层分别与位线、共用位线连接，所述共用位线与位于两个相邻的磁性存储器之间的自旋轨道转矩层连接；所述第一位单元和第二位单元通过所述第一晶体管和第二晶体管与相邻的第一字线及第二字线连接；以及读写控制单元，通过源线、位线及共用位线与至少一个磁性存储器单元连接，控制至少一个磁性存储器单元中的所述第一晶体管和第二晶体管的工作状态，以读取或者设置所述第一位单元或第二位单元的状态。

可选地，所述自旋轨道转矩层的材料包括重金属及拓扑绝缘体中的一种，所述重金属包括pt、ta及w中的一种，所述拓扑绝缘体包括bise合金及bisb合金中的一种。

可选地，所述第一位单元包括第一磁性隧道结和第一上电极，所述第二位单元包括第二磁性隧道结和第二上电极，所述第一位单元的上电极与所述第二位单元的上电极连接所述第二晶体管的漏极，所述第一晶体管的漏极与位于所述第一位单元和第二位单元之间的自旋轨道转矩层电连接，所述第一晶体管的栅极连接所述第一字线，所述第二晶体管的栅极连接所述第二字线，所述第一晶体管和所述第二晶体管的源极连接所述源线。

可选地，所述读写控制单元控制至少一个所述磁性存储器单元中的所述第一晶体管、第二晶体管的工作状态，控制流经所述自旋轨道转矩层的电流以设置所述第一位单元或第二位单元的状态。

进一步地，所述读写控制单元控制至少一个磁性存储器单元连接的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制所述磁性存储器单元的第一晶体管、第二晶体管的工作状态；通过选通所述位线和共用位线中的一条位线并控制其电压、源线的电压来控制流经所述自旋轨道转矩层的电流以设置所述第一位单元或者第二位单元的状态。

可选地，所述读写控制单元控制至少一个所述存储器单元中的所述第一晶体管、第二晶体管的工作状态以读取所述第一位单元、第二位单元的状态。

可选地，所述读写控制单元通过控制至少一个所述存储器单元连接的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制所述存储器单元的第一晶体管、第二晶体管的工作状态；通过选通所述位线及共用位线中的一条位线并控制其电压、及源线的电压以读取所述第一位单元或第二位单元的状态。

可选地，所述第一晶体管和所述第二晶体管共源。

可选地，所述磁性隧道结包括自由磁层、固定磁层、以及设置在所述自由磁层和所述固定磁层之间的绝缘隧道层，其中，所述固定磁层具有固定的第一磁极，所述自由磁层具有可变的第二磁极，若所述第一磁极与所述第二磁极同向，则所述磁性隧道结为低阻态，若所述第一磁极与所述第二磁极反向，则所述磁性隧道结为高阻态。

可选地，所述自由磁层位于所述自旋轨道转矩层上，其第一磁极的方向为垂直方向，所述自由磁层的材料包括cofeb合金、feb合金及cofe合金中的一种，所述自由磁层的厚度介于0.8nm-1.3nm之间。

可选地，所述自由磁层包括合成反铁磁结构，所述合成反铁磁结构包括反向对准的第一铁磁材料层及第二铁磁材料层，以及位于所述第一铁磁材料层及第二铁磁材料层之间的非磁性材料耦合隔层。

可选地，所述固定磁层的第二磁极方向为垂直方向，所述固定磁层的材料包括cofeb合金、feb合金及cofe合金中的一种，其厚度介于0.8nm-1.3nm之间。

可选地，所述绝缘隧道层的材料包括mgo，其厚度介于0.8nm-1.3nm之间。

可选地，所述磁性隧道结还包括位于所述固定磁层上的间隔层以及位于所述间隔层上的合成反铁磁结构。

可选地，所述间隔层的材料包括ta、包含co的合金及包含fe的合金中的一种；所述间隔层的厚度介于0.2nm-1.2nm之间。

可选地，所述合成反铁磁结构包括反向对准的第一铁磁材料层及第二铁磁材料层，以及位于所述第一铁磁材料层及第二铁磁材料层之间的非磁性材料耦合隔层。

可选地，所述铁磁材料层包括多个铁磁复合层，所述铁磁复合层的厚度介于0.2nm-0.6nm之间，所述铁磁复合层的材料包括co/pt复合层、co/pd复合层及co/ni复合层中的一种，所述非磁性材料耦合隔层的材料包括ru，其厚度介于0.4nm-0.9nm之间。

可选地，所述磁性隧道结的直径介于10nm-90nm之间。

可选地，所述第一磁性隧道结、所述第二磁性隧道结堆叠于所述第一晶体管及第二晶体管之上。

可选地，被集成到以下至少一项中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置数据单元、移动电话、和便携式计算机。

本发明还提供一种磁性存储器阵列的读写控制方法，包括：控制至少一个磁性存储器单元的第一晶体管、第二晶体管的工作状态，控制流经所述自旋轨道转矩层的电流以设置所述第一位单元或第二位单元的状态；或者控制至少一个磁性存储器单元的第一晶体管、第二晶体管的工作状态，读取所述第一位单元、第二位单元的状态。

可选地，控制至少一个磁性存储器单元连接的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制所述磁性存储器单元的第一晶体管、第二晶体管的工作状态；通过选通所述位线和共用位线中的一条位线并控制其电压、源线的电压来控制流经所述自旋轨道转矩层的电流以设置所述第一位单元或者第二位单元的状态。

可选地，通过控制至少一个所述存储器单元连接的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制所述存储器单元的第一晶体管、第二晶体管的工作状态；通过选通所述位线及共用位线中的一条位线并控制其电压、及源线的电压以读取所述第一位单元或第二位单元的状态。

可选地，通过控制流经所述自旋轨道转矩层的电流以设置第一磁性隧道结、第二磁性隧道结的状态为高阻态或者低阻态。

可选地，包括：通过读取流经所第一位单元、第二位单元的输出电流的大小以判断此时其阻值状态为高阻态还是低阻态。

本发明还提供一种磁性存储器结构，包括：衬底；在衬底上形成的多个磁性存储单元，所述磁性存储器单元，包括：第一晶体管、第二晶体管，所述第一晶体管、第二晶体管均包含栅线结构和位于栅线结构之间的所述衬底中的源区和漏区；第一位单元、第二位单元，所述第一位单元包括自旋轨道转矩层、位于所述自旋轨道转矩层上的第一磁性隧道结及第一上电极；所述第二位单元包括所述自旋轨道转矩层、位于所述自旋轨道转矩层上的第二磁性隧道结及第二上电极；多个金属布线层，其中，每个金属布线层包括金属导线，过孔和层间介质；所述第一晶体管的漏区通过接触孔、所述金属导线和过孔与所述第一位单元和第二位单元共用的自旋轨道转矩层电连接，所述第二晶体管的漏区通过所述接触孔、金属层导线及过孔与所述第一上电极及所述第二上电极连接；其中，所述磁性存储器单元的第一位单元、第二位单元和其相邻的磁性存储器单元的第一位单元及第二位单元共用一个自旋轨道转矩层和一个金属布线层；所述磁性存储器单元的第一晶体管与其相邻的磁性存储器的第一晶体管的栅极属于同一条字线连接；所述磁性存储器单元的第一晶体管与其相邻的磁性存储器的第一晶体管分别具有独立的衬底阱区，并分别由不同的金属导线引出。

可选地，所述第一晶体管和所述第二晶体管共用源区，所述共用源区位于所述第一晶体管和第二晶体管的栅极之间，所述共用源区通过一根源线引出。

可选地，所述第一晶体管的栅极通过与所述接触孔连接的金属布线层中的金属导线构建为用于写入的字线，所述第二晶体管的栅极分别通过与接触孔连接的金属布线层中的金属导线构建为用于读出的字线。

可选地，所述自旋轨道转矩层下方的一层金属布线层作为位线层，所述自旋轨道转矩层的两端分别通过位于所述金属布线层中的过孔与两根位线连接，其中一根所述位线作为所述磁性存储器的第一位单元的位线，另一根所述位线作为所述磁性存储器相邻的磁性存储器的第二位单元的位线；两个相邻磁性存储器共用自旋轨道转矩层的中部通过位于所述的金属布线层中的共用过孔与所述共用位线连接。

本发明还提供一种磁性存储器结构的制备方法，包括步骤：提供一衬底，在衬底上形成隔离区；在隔离区一侧的有源区形成第一晶体管及第二晶体管，所述第一晶体管、第二晶体管、均包含栅线结构和位于栅线结构之间的所述衬底中的源区和漏区；形成多个金属布线层，每个金属布线层中包括金属导线，过孔和层间介质；在相邻的上下两个金属布线层之间形成第一位单元，所述第一位单元、第二位单元，所述第一位单元包括所述自旋轨道转矩层、位于所述自旋轨道转矩层上的第一磁性隧道结及第一上电极，所述第二位单元包括所述自旋轨道转矩层、位于所述自旋轨道转矩层上的第二磁性隧道结及第二上电极；其中，所述第一晶体管的漏区通过接触孔、所述金属导线及过孔与所述第一位单元和第二位单元共用的自旋轨道转矩层电连接，所述第二晶体管的漏区通过所述接触孔、金属层导线及过孔与所述第一上电极及所述第二上电极连接；其中，所述磁性存储器单元的第一位单元、第二位单元和其相邻的磁性存储器单元的第一位单元及第二位单元共用一个自旋轨道转矩层和一个金属布线层；所述磁性存储器单元的第一晶体管与其相邻的磁性存储器的第一晶体管的栅极属于同一条字线连接；所述磁性存储器单元的第一晶体管与其相邻的磁性存储器的第一晶体管分别具有独立的衬底阱区，并分别由不同的金属导线引出。

可选地，所述自旋轨道转矩层下方的一层金属布线层作为位线层，所述自旋轨道转矩层的两端分别通过位于所述金属布线层中的过孔与两根位线连接，其中一根所述位线作为所述磁性存储器的第一位单元的位线，另一根所述位线作为所述磁性存储器相邻的磁性存储器的第二位单元的位线；两个相邻磁性存储器共用自旋轨道转矩层的中部通过位于所述的金属布线层中的共用过孔与所述共用位线连接。

可选地，所述第一晶体管和所述第二晶体管共用源区，所述共用源区位于所述第一晶体管和第二晶体管的栅极之间，所述共用源区通过一根源线引出。

可选地，所述第一晶体管的栅极通过与所述接触孔连接的金属布线层中的金属导线构建为用于写入的字线，所述第二晶体管的栅极分别通过与接触孔连接的金属布线层中的金属导线构建为用于读出的字线。

如上所述，本发明的磁性存储器结构、阵列、读写控制方法及制备方法，具有以下有益效果：

本发明提供了一种新型的磁性存储器阵列(sot-mram)，该阵列中的磁性存储结构包括相邻的两个磁性存储器单元，共采用4个开关晶体管(transistor)来驱动4个磁性位单元(mtj)，形成4t-4r结构，本发明的磁性存储结构可以存储4个存储位(bit)，并且每个磁性位单元均可独立操作，有效的在单位面积上设置更多的存储单元，可大大增加集成密度。

本发明的相邻的两个磁性存储器单元共用一个自旋轨道转矩层及一根共用位线，通过调控相应晶体管的衬底电压来实现每个磁性位单元的独立操作，同时有效缩小每个位单元所占的面积。

本发明还可以通过设置2个开关晶体管共用源区的方式来缩小驱动磁性存储结构所需的cmos晶体管的有效面积，同时可以减少源线(sourceline)数量，可以进一步减小整个磁性存储器阵列(sot-mram)的面积，可大大增加存储密度。

与传统的sot-mram器件结构相比，本发明可以减小约33％的存储单元面积，几乎可以达到2端器件stt-mram的集成密度(1t-1r)，解决了sot-mram单元面积大的问题。

附图说明

图1显示为本发明实施例的磁性存储器阵列的电路结构示意图。

图2显示为本发明实施例的磁性存储器阵列中的磁性存储单元的器件结构示意图。

图3～图4显示为本发明实施例的磁性存储器阵列的写入方法及读出方法的电路状态示意图。

图5显示为本发明实施例的磁性存储器阵列的一种磁性隧道结的结构示意图。

图6显示为本发明实施例的磁性存储器阵列的另一种磁性隧道结的结构示意图。

图7显示为本发明实施例的磁性存储器阵列的磁性隧道结在写入时的原理图。

图8显示为本发明实施例的磁性存储器阵列的磁性隧道结在读出时的原理图。

元件标号说明

10体硅衬底

20、20’第一晶体管

30、30’第二晶体管

101第二晶体管的漏极

102第一晶体管的漏极

103源极

104第一晶体管的栅极

105第二晶体管的栅极

106浅沟道隔离结构

107第一阱区

107’第二阱区

401第一层金属导线

402第二层金属导线

403第三层金属导线

404第四层金属导线

405过孔

406层间介质

407绝缘介质层

408接触孔

50、50’磁性存储器单元

50a、50a’第一位单元

50b、50b’第二位单元

501自旋轨道转矩层

502第一磁性隧道结

503第二磁性隧道结

504第一位单元的上电极

505第二位单元的上电极

wl1第一字线

rl1第二字线

bl1-1第一位线

bl1-2(bl2-1)共用位线

bl2-2第二位线

sl1第一源线

sl2第二源线

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

sot-mram(spin-orbittorquemagnetoresistiverandomaccessmemory)优化了stt-mram的性能，具有更快速的写入速度，更长的耐击穿性能，器件可靠性更佳，同时具备不可挥发性等众多优点，然而，sot-mram也存在一些需要解决的技术问题，由于sot-mram的读写通路分开，一个磁性存储单元需要2个开关晶体管分别控制读操作和写操作，即sot-marm通常采用的是2t-1r的单元结构，而stt-mram是1t-1r的单元结构，这就造成sot-mram比stt-mram的器件单元面积要大。如何在不影响器件性能的前提下，缩小存储单元的面积，增加存储密度，是目前sot-mram研发的一个难题。

为了解决上述问题，如图1及图2所示，其中，图1显示为本实施例的磁性存储器阵列的电路结构示意图，图2显示为本实施例的磁性存储单元的器件结构示意图，本实施例提供一种磁性存储器阵列，包括：多个磁性存储器单元50，50’，所述多个磁性存储器单元50，50’中的每个磁性存储器单元50，50’：包括第一晶体管20、第二晶体管30、第一位单元50a及第二位单元50b，其中，两个相邻的磁性存储器单元50，50’的位单元共用一自旋轨道转矩层501和共用位线bl1-2(bl2-1)，所述第一位单元mtj-1、第二位单元mtj-2通过所述自旋轨道转矩层501分别与位线bl1-1，bl2-2、共用位线bl1-2(bl2-1)连接，所述共用位线bl1-2(bl2-1)与位于两个相邻的磁性存储单元50，50’之间的自旋轨道转矩层连接，所述第一位单元50a和第二位单元50b通过所述第一晶体管20和第二晶体管30与相邻的第一字线wl1及第二字线rl1连接；以及读写控制单元，所述读写控制单元通过源线sl1(sourceline)、位线bl1-1，bl2-2及共用位线bl1-2(bl2-1)与至少一个磁性存储器单元50，50’连接，控制至少一个磁性存储器单元50，50’中的所述第一晶体管20和第二晶体管30的工作状态以读取或者设置所述第一位单元50a或第二位单元50b的状态。

在一个实施例中，所述读写控制单元控制至少一个所述磁性存储器单元50，50’中的所述第一晶体管20、第二晶体管30的工作状态，控制流经所述自旋轨道转矩层501的电流以设置所述第一位单元50a或者第二位单元50b的状态。具体地，所述读写控制单元控制至少一个磁性存储器单元50，50’连接的相邻2条字线的电压、控制施加在所述存储器单元50和/或其相邻的存储器单元50’的第一晶体管20衬底上的电压以控制所述磁性存储器单元的第一晶体管20、第二晶体管30的工作状态；通过选通所述位线bl1-1，bl2-2和共用位线bl1-2(bl2-1)中的一条位线并控制其电压、源线sl1、sl2的电压来控制流经所述自旋轨道转矩层501的电流以设置所述第一位单元50a或者第二位单元50b的状态。例如，在设置所述第一位单元50a或者第二位单元50b的状态时，施加电流自所述第一位线bl1-1、共用位线bl1-2(bl2-1)流经所述自旋轨道转矩层501的第一位单元50a或者第二位单元50b之间，所述自旋轨道转矩层501的电子自旋轨道与电流的相互作用，自旋方向相反的电子分别流向所述自旋轨道转矩层501的两侧形成自旋电流，在所述自由磁层和自旋轨道转矩层501界面处的电子受到自旋电流的耦合作用，电子自旋方向会从垂直方向转到水平方向，接着，通过自旋转移矩的方法或者外磁场辅助，实现所述自由磁层中电子自旋方向的180°翻转，如图7所示。

在一个具体实施例中，如图2所示，所述第一位单元50a包括第一磁性隧道结502和第一上电极504，所述第二位单元50b包括第二磁性隧道结503和第二上电极505，所述第一晶体管20及第二晶体管30可以为基于体硅衬底10制备的nmos晶体管或者pmos晶体管，或者包括基于fd-soi(全耗尽绝缘体上硅)制备的nmos晶体管或者pmos晶体管等，如图2所示，所述第一晶体管20包括漏极102、栅极104及源极103，所述第二晶体管30包括源极103、栅极105及漏极101，所述源极102与漏极103均形成于与该源极102与漏极103电性相反的阱区中，例如，对于nmos晶体管，源极102与漏极103形成于一p型阱区中，对于pmos晶体管，源极102与漏极103形成于一n型阱区中。所述第一晶体管20和所述第二晶体管30的采用共源设计，共用一个源极103，以缩小驱动磁性存储结构所需的开关晶体管的有效面积，同时可以减少阵列源线(sourceline)的布线，从而进一步减小整个磁性存储器阵列(sot-mram)的面积，可大大增加存储密度。所述第一位单元50a的上电极与所述第二位单元50b的上电极连接所述第二晶体管30的漏极，所述第一晶体管20的漏极与位于所述第一位单元50a和第二位单元50b之间的自旋轨道转矩层501电连接，例如，所述第一晶体管20的漏极可以连接于所述自旋轨道转矩层501，以节约布线且便于后续电流对所述第一位单元50a及所述第二位单元50b的读写操作，所述第一晶体管20的栅极连接相邻两条字线的中一条第一字线wl1，所述第二晶体管30的栅极连接所述相邻两条字线中的另一条第二字线rl1，所述第一晶体管20和所述第二晶体管30的源极连接所述源线sl1。在其他的实施例中，第一晶体管20和第二晶体管也可以不采用共源设计。

在本实施例中，所述磁性存储器单元50对应的第一晶体管20与第二晶体管30，与相邻的磁性存储器单元50’所对应的第一晶体管20’与第二晶体管30’在所述衬底中通过浅沟道隔离结构106隔离。

具体地，以所述第一晶体管及第二晶体管均为nmos为例进行说明，如图3所示，针对虚线框内的磁性存储器单元50，在对所述第一位单元50a写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管20选通，第二字线rl1上施加地电压使所述第二晶体管30关闭，共用位线bl1-2(bl2-1)浮空，第一位线bl1-1施加高电压vdd，源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使第一晶体管20’关闭，以将所述第一位单元50a的状态设置为“1”。在对第一位单元50a写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管选通，第二字线rl1上施加地电压使所述第二晶体管关闭，共用位线bl1-2(bl2-1)浮空，第一位线bl1-1施加地电压，源线sl1施加高电压vdd，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第一位单元50a的状态设置为“0”。

在对所述第二位单元50b写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管选通，第二字线rl1上施加地电压使所述第二晶体管30关闭，第一位线bl1-1浮空，共用位线bl1-2(bl2-1)施加高电压vdd，第一源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使该第一晶体管20’关闭，以将所述第一位单元50a的状态设置为“1”。在对第一位单元50a写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管选通，第二字线rl1上施加地电压使所述第二晶体管关闭，第一位线bl1-1浮空，共用位线bl1-2(bl2-1)施加地电压，第一源线sl1施加高电压vdd，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使该第一晶体管20’关闭，以将所述第一位单元50a的状态设置为“0”。

如图4所示，针对虚线框内的磁性存储器单元50’，在对所述第一位单元50a’写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)施加高电压vdd，第二位线bl2-2浮空，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第一位单元50a’的状态设置为“1”。在对第一位单元50a’写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)施加地电压，第二位线bl2-2浮空，第二源线sl2施加高电压vdd，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第一位单元50a’的状态设置为“0”。

如图4所示，针对虚线框内的磁性存储器单元50’，在对所述第二位单元50b’写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)浮空，第二位线bl2-2施加高电压vdd，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第二位单元50b’的状态设置为“1”。在对第二位单元50b’写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)浮空，第二位线bl2-2施加地电压，第二源线sl2施加高电压vdd，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第二位单元50b’的状态设置为“0”。

当然，对于所述第一晶体管及第二晶体管均为pmos的情况，本领域技术人员可依据nmos的操作进行相应的更改，例如，可以对pmos的衬底阱区施加负电压以使相应的开关晶体管关闭。所述读写控制单元也可以控制至少一个所述存储器单元中的所述第一晶体管20、第二晶体管30的工作状态以读取所述第一位单元50a或者第二位单元50b的状态。具体地，所述读写控制单元通过控制至少一个所述存储器单元的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制第一晶体管、第二晶体管的工作状态；通过选通相邻两条位线中的一条位线并控制其电压、源线的电压以读取所述第一位单元50a或者第二位单元50b的状态。具体地，通过向所述磁性隧道结注入一输入电流(如图8箭头所示)，通过读取流经所述磁性隧道结的输出电流的大小以判断此时该磁性隧道结的阻值状态为高阻态还是低阻态，如图8所示。当然，在其它的实施例中，第一单元50a和第二单元50b的读取电流方向可能是反向的，并不限于上述所列举的示例。

具体地，以所述第一晶体管及第二晶体管均为nmos为例进行说明，如图3所示，针对虚线框内的磁性存储器单元50，在对所述第一位单元50a进行读出时，第一字线wl1上施加地电压使所述第一晶体管20关闭，第二字线rl1施加高电压vdd使所述第二晶体管30选通，共用位线bl1-2(bl2-1)浮空，第一位线bl1-1施加高电压vdd，第一源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使第一晶体管20’关闭，以读出流经所述第一位单元50a的电流。

在对所述第二位单元50b进行读出时，第一字线wl1上施加地电压使所述第一晶体管20关闭，第二字线rl1施加高电压vdd使所述第二晶体管30选通，第一位线bl1-1浮空，共用位线bl1-2(bl2-1)施加高电压vdd，第一源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使第一晶体管20’关闭，以读出流经所述第二位单元50b的电流。

具体地，以所述第一晶体管及第二晶体管均为nmos为例进行说明，如图4所示，针对虚线框内的磁性存储器单元50’，在对所述第一位单元50a’进行读出时，第一字线wl1上施加地电压使所述第一晶体管20’关闭，第二字线rl1施加高电压vdd使所述第二晶体管30’选通，共用位线bl1-2(bl2-1)施加高电压vdd，第二位线bl2-2浮空，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以读出流经所述第一位单元50a的电流。

在对所述第二位单元50b’进行读出时，第一字线wl1上施加地电压使所述第一晶体管20’关闭，第二字线rl1施加高电压vdd使所述第二晶体管30’选通，共用位线bl1-2(bl2-1)浮空，第二位线bl2-2施加高电压vdd，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以读出流经所述第一位单元50a的电流。

当然，对于所述第一晶体管及第二晶体管均为pmos的情况，本领域技术人员可依据nmos的操作进行相应的更改，例如，可以对pmos的衬底阱区施加负电压以使相应的开关晶体管关闭。本实施例还提供一种磁性存储器结构及其制备方法，如图2所示，所述磁性存储器结构包括衬底10，在衬底10上形成的多个磁性存储单元，所述每个磁性存储单元包括：第一晶体管20及第二晶体管30，所述第一晶体管20及第二晶体管30均包含栅线结构和位于栅线结构之间的所述衬底10中的源区103和漏区101、102；

第一位单元50a及第二位单元50b，所述第一位单元50a包括自旋轨道转矩层501，位于所述自旋轨道转矩层501上的第一磁性隧道结502及第一上电极504；所述第二位单元50b包括自旋轨道转矩层501，位于所述自旋轨道转矩层501上的第二磁性隧道结503及第二上电极505；

绝缘介质层407，形成于所述衬底10上，所述绝缘介质层407包括多个接触孔408；

多个金属布线层，其中，每个金属布线层包括金属导线401、402、403或404，过孔405和层间介质406；例如，第一层金属导线401、过孔405和层间介质406组成第一个金属布线层，第二层金属导线402、过孔405和层间介质406组成第二个金属布线层，第三层金属导线403、过孔405和层间介质406组成第三个金属布线层，第四层金属导线404、过孔405和层间介质406组成第四个金属布线层等；

所述第一晶体管20的漏区102通过接触孔408、所述金属导线和过孔405与所述第一位单元50a和第二位单元50b共用的自旋轨道转矩层501电连接，所述第二晶体管30的漏区101通过所述接触孔408、金属层导线及过孔405与所述第一上电极504及所述第二上电极505连接。

其中，所述磁性存储器单元50的第一位单元50a、第二位单元50b和其相邻的磁性存储器单元50’的第一位单元50a’及第二位单元50b’共用一个自旋轨道转矩层501和一个金属布线层；所述磁性存储器单元50的第一晶体管20与其相邻的磁性存储单元50’的第一晶体管20’的栅极属于同一条字线wl1连接；

所述磁性存储器单元50的第一晶体管20与其相邻的磁性存储单元50’的第一晶体管20’分别具有独立的衬底阱区，并分别由不同的金属导线引出。该设置可以在两个晶体管衬底(阱区)加上不同的电压，以实现同时对两个晶体管的开和关不同的操作，可以避免同属于一条字线上的磁性存储器单元50的第一晶体管20与其相邻的磁性存储单元50’的第一晶体管20’之间的相互影响。例如，可以控制存储单元中的第一晶体管或者第二晶体管的衬底(阱区)电压，来实现存储单元的读写；又如，可以控制存储单元的相邻存储单元中的第一晶体管或者第二晶体管的衬底(阱区)电压，来实现存储单元的读写。

所述第一晶体管20的栅极104可以通过与所述接触孔408连接的金属布线层中的金属导线构建为用于写入的字线wl，所述第二晶体管30的栅极105可以通过与接触孔408连接的金属布线层中的金属导线构建为用于读出的字线rl。

所述自旋轨道转矩层501下方的一层金属布线层作为位线层，所述自旋轨道转矩层501的两端分别通过位于所述金属布线层中的过孔与两根位线bl1-1，bl2-2连接，其中一根所述位线作为所述磁性存储单元50的第一位单元的位线bl1-1，另一根所述位线作为所述磁性存储单元50相邻的磁性存储单元50’的第二位单元的位线bl2-2；两个相邻磁性存储器共用自旋轨道转矩层501的中部通过位于所述的金属布线层中的共用过孔与所述共用位线bl1-2(bl2-1)连接。所述磁性存储器的第二位单元与相邻的磁性存储器的第一位单元采用共用位线设计，可以有效节约存储器的面积。

第一晶体管20和第二晶体管30都是nmos或者都是pmos，两个晶体管所在同一阱区，此阱区通过离子注入到所述衬底10上的工艺形成，此阱区既可以是n阱(pmos)或者是p阱(nmos)，或者包括基于fd-soi(全耗尽绝缘体上硅)制备的nmos晶体管或者pmos晶体管等。

第一晶体管20和第二晶体管30总计结构设计。第一晶体管20和第二晶体管30结构相同，都包含栅线结构和位于栅线结构之间的所述衬底中的源区和漏区。两个晶体管都由传统的逻辑器件设计规则设计和工艺制成，包括多晶硅沉积工艺，光刻和刻蚀等工艺。第一晶体管20的栅线作为两个位单元的写入控制线，即字线wl；第二晶体管30的栅线作为两个位单元的读出控制线，即字线rl。

第一晶体管20和第二晶体管30共源结构设计。第一晶体管20和第二晶体管30的源区和漏区通过离子注入的工艺形成，具有相同的深度，均为传统的逻辑制程工艺和设计。为了节约晶体管的面积，两个晶体管采用共源结构设计，所谓共源设计即第一晶体管20和第二晶体管30共用同一源区103，晶体管的公共源区103位于第一和第二晶体的两个晶体管栅极104及105中间，所述源区103通过一根源线sl1引出。共源结构晶体管的设计与传统的两个分离的晶体管设计结构相比，可以去除两个晶体管之间的sti隔离层设计，单独从两个晶体管的面积上来看就可以节约40％的面积，从而节约第一和第二磁性存储单元的面积。同时，从整个磁性存储阵列来看，因为每两个存储单元的源线可以从两根合并到一根，如图2中的sl1所示，从而大大节约整个存储阵列面积。通过对源线sl1加载高电压或低电压，相应的第一位线bl1-1或共用位线bl1-2(bl2-1)接低电压或高电压或浮空(floating)，第一或第二晶体管30打开或关闭，从而控制电流流经的方向，以实现对第一或第二磁性存储单元的读写操作。

第一晶体管20和第二晶体管30漏区连接设计。第一晶体管20的漏区102在其栅极104的左侧阱内，漏区102通过接触孔(contact)408连接到上面第一层金属导线401，第二层金属导线402和第三层金属导线403，以及各布线层中的过孔(via)405，一直连接到第一和第二磁性位单元共用的自旋轨道转矩501，作为两个位单元写入操作时电流流经第一位线bl1-1和共用位线bl1-2(bl2-1)和自旋轨道转矩层(sotlayer)以及第一晶体管20的电流流经的通道。第二晶体管30的漏区101在第二晶体管30的右侧阱内，第二晶体管30的漏区101通过接触孔(contact)408，上层金属布线层中的金属导线和过孔(via)405一直连接到两个位单元的第一磁性隧道结的第一上电极和第二磁性隧道结的第二上电极，作为存储单元读出操作时电流流经第一位线bl1-1或共用位线bl1-2(bl2-1)和第一磁性隧道结/第二磁性隧道结以及第二晶体管30的通道。两个存储单元共用同一条金属线连接，减少了金属布线所占的单元面积，从而进一步减少整个存储阵列的面积，但是在具体操作时，可以通过控制第一位线bl1-1和共用位线bl1-2(bl2-1)是否加载电压或者浮空(floating)来选择所操作的第一或者第二磁性位单元。其中上述晶体管20和晶体管30的漏区所连接的接触孔(contact)408，各金属布线层中的金属导线，过孔(via)405和层间介质都是根据传统逻辑设规则设计和传统逻辑工艺制成，金属层数和相应过孔(via)405层要根据磁性存储单元所放置金属层的位置而定，上述三层金属设计只是作为其中一个实例。

存储单元位线的设计。第一磁性隧道结的第一位线bl1-1，用于连接磁性存储阵列中各个列的所有存储单元中第一隧道结自旋轨道转矩层；第二磁性隧道结的共用位线bl1-2(bl2-1)，用于连接磁性存储阵列中各个列的所有存储单元中第二隧道结自旋轨道转矩层。第一位线bl1-1和共用位线bl1-2(bl2-1)都是自旋轨道转矩层下一层金属构建，设计和工艺按照logic互联金属层的设计规则和工艺制造而成，通过过孔(via)405连接到隧道结自旋轨道转矩层。

磁性存储器阵列的形成。第一晶体管20所在行上的所有晶体管栅极104全部通过一条字线连接在一起形成wl，第二晶体管30所在行上的所有晶体管栅极105全部通过另一条字线连接在一起形成rl，wl和rl相邻，方向与第一和第二晶体管30栅线方向垂直，并分别接到磁性存储器阵列的外围控制电路。字线wl和rl形成存储器阵列的相邻两行控制线。如前所述，第一晶体管20和第二晶体管30的源线全部连接成一条共用源线，共用源线与两条栅极104及105连在一起的字线wl和rl垂直。第一磁性隧道结所在列的所有第一位线bl1-1全部通过金属层连接在一起，用来控制此列上的所有磁性隧道结，第二磁性隧道结所在列的所有共用位线bl1-2(bl2-1)全部通过金属层连接在一起，用来控制此列上的所有磁性隧道结。第一位线bl1-1和共用位线bl1-2(bl2-1)形成一对相邻磁性隧道结的两条位线，位线方向平行于公共源线方向。这样通过第一位线bl1-1和共用位线bl1-2(bl2-1)与相垂直的字线wl/rl形成了磁性存储器阵列。

存储单元中第一晶体管20和第二晶体管30对读写操作的控制。首先看第一位单元的写“1”操作，通过对第一晶体管20所连接的字线wl加载高电压，从而使得第一晶体管20打开，所对应的源线sl1接低电压，同时第二晶体管30所连接的字线rl接低电压，使其处于关闭状态。对第一隧道结的位线bl1-1加载高电压，共用位线bl1-2(bl2-1)浮空，以避免电流通过共用位线bl1-2(bl2-1)而对第二位单元的影响。在此各端电压加载条件下，实现了电流流向为流经源线sl1，第一晶体管20，自旋轨道转矩层及第一位线bl1-1，从而实现对第一位位单元的写入”1”操作。

第一位单元的写“0”操作，通过对第一晶体管20所连接的字线wl加高压，从而使得第一晶体管20打开，所对应的源线sl1接高压，同时第二晶体管30所连接的字线rl接低电压，使其处于关闭状态。对第一隧道结的第一位线bl1-1加载低电压，共用位线bl1-2(bl2-1)浮空，以避免电流通过共用位线bl1-2(bl2-1)而对第二位单元的影响。在此各端电压加载条件下，实现了电流流向为流经第一位线bl1-1，自旋轨道转矩层，第一晶体管20及源线sl1，从而实现对第一位存储单元的写入”0”操作。

对第二位存储单元的写入操作同上述第一位存储单元的写入操作，只是把相应的第一位线bl1-1替换成共用位线bl1-2(bl2-1)，第一位线bl1-1浮空(floating)，以避免电流流经第一位线bl1-1，从而影响第一存储单元的状态。

存储单元的读出操作。首先看第一位单元的读出操作，通过对第二晶体管30所连接的字线rl加高压，从而使得第二晶体管30打开，所对应的源线sl1接低电压，同时第一晶体管20所连接的字线wl接低电压，使其处于关闭状态。对第一隧道结的第一位线bl1-1加载高电压，共用位线bl1-2(bl2-1)浮空(floating)，以避免第二位单元的状态对第一位单元的影响。在此各端电压加载条件下，实现了对流经源线sl1，第二晶体管30，第一磁性存储单元隧道结，第一磁性位单元自旋轨道转矩层及第一位线bl1-1电流的读出，根据对bl-1读出电流值大小的判断，确定为此时存储单元是“1”还是“0”状态。

对第二位单元的读出操作同上述对第一位单元的读出操作，只是把相应的第一位线bl1-1替换成共用位线bl1-2(bl2-1)，第一位线bl1-1浮空(floating)，以避免第一位位单元的状态对第二位单元状态读取的影响。

在上述操作过程中，为了使相邻的两个磁性存储单元不会互相影响，在对所述磁性存储单元50进行操作时，可以在两个晶体管衬底(阱区)加上不同的电压，以实现同时对两个晶体管的开和关不同的操作，避免同属于一条字线上的磁性存储器单元50的第一晶体管20与其相邻的磁性存储单元50’的第一晶体管20’之间的相互影响。例如，可以控制存储单元中的第一晶体管或者第二晶体管的衬底(阱区)电压，来实现存储单元的读写；又如，可以控制存储单元的相邻存储单元中的第一晶体管或者第二晶体管的衬底(阱区)电压，来实现存储单元的读写。

具体地，如图2所示，其中，所述第一磁性隧道结502及所述第二磁性隧道结503堆叠于所述第一晶体管20及所述第二晶体管30之上。所述第一晶体管20、第二晶体管30、第一磁性隧道结502及第二磁性隧道结503通过布线层实现电连接，例如，在本实施例中，包括4个金属布线层401，402，403，404，每个金属布线层包括金属导线，与金属导线电连接的(金属via)和层间介质406，在本实施例中，所述第一层金属导线401中的用于连接第一晶体管栅极104和第二晶体管栅极105的金属导线被设置为字线，所述第二金属层402中的用于连接第一晶体管和第二晶体管共用源区103的金属导线被设置为源线sl1，所述第三金属布线层403中的用于连接第一位单元和第二位单元共用自旋轨道转矩层501的金属导线被设置为位线，所述第四层金属导线404中的金属导线被设置为连接第一磁性隧道结502及所述第二磁性隧道结503的上电极与所述第二晶体管30的漏极的到导电通道。

所述自旋轨道转矩层501的材料包括重金属及拓扑绝缘体中的一种，所述重金属包括pt、ta及w中的一种，所述拓扑绝缘体包括bise合金及bisb合金中的一种，所述自旋轨道转矩层501的厚度介于2nm-30nm之间，长度介于100nm-800nm之间，宽度介于10nm-100nm之间。

如图5所示，所述磁性隧道结包括自由磁层、固定磁层、以及设置在所述自由磁层和所述固定磁层之间的绝缘隧道层，其中，所述固定磁层具有固定的第一磁极，所述自由磁层具有可变的第二磁极，若所述第一磁极与所述第二磁极同向，则所述磁性隧道结为低阻态，若所述第一磁极与所述第二磁极反向，则所述磁性隧道结为高阻态。例如，所述磁性隧道结的直径可以介于10nm-90nm之间，例如，所述磁性隧道结的直径可以为60nm。需要说明的是，所述自旋轨道转矩层501与所述自由磁层之间还可能包含具有其它功能的薄膜层结构。

在一个实施例中，如图6所示，所述自由磁层位于所述自旋轨道转矩层501上，其第一磁极的方向为垂直方向，所述自由磁层的材料包括cofeb合金、feb合金及cofe合金中的一种，所述自由磁层的厚度介于0.8nm-1.3nm之间。

在又一实施例中，如图6所示，所述自由磁层包括合成反铁磁结构，所述合成反铁磁结构包括反向对准的第一铁磁材料层及第二铁磁材料层，以及位于所述第一铁磁材料层及第二铁磁材料层之间的非磁性材料耦合隔层。

所述固定磁层的第二磁极方向为垂直方向，所述固定磁层的材料包括cofeb合金、feb合金及cofe合金中的一种，其厚度介于0.8nm-1.3nm之间。所述绝缘隧道层的材料包括mgo，其厚度介于0.8nm-1.3nm之间。

如图5所示，所述磁性隧道结还包括位于所述固定磁层上的间隔层以及位于所述间隔层上的合成反铁磁结构。例如，所述间隔层的材料包括ta、包含co的合金及包含fe的合金中的一种，也可能包括w或mo以增加器件的热稳定性。所述间隔层的厚度介于0.2nm-1.2nm之间。所述合成反铁磁结构包括反向对准的第一铁磁材料层及第二铁磁材料层，以及位于所述第一铁磁材料层及第二铁磁材料层之间的非磁性材料耦合隔层。所述铁磁材料层可以包括多个铁磁复合层，例如为4-20个，所述铁磁复合层的厚度介于0.2nm-0.6nm之间，所述铁磁复合层的材料包括co/pt复合层、co/pd复合层及co/ni复合层中的一种，所述非磁性材料耦合隔层的材料包括ru，其厚度介于0.4nm-0.9nm之间。

作为本实施例的磁性存储器阵列一种应用示例，所述磁性存储器阵列可以被集成到以下至少一项中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理、固定位置数据单元、移动电话、和便携式计算机。

需要说明的是，相邻的磁性存储单元50’的第一晶体管20’、第二晶体管30’、第一位单元50a’和第二位单元50b’与上述磁性存储单元50的第一晶体管20、第二晶体管30、第一位单元50a和第二位单元50b采用相同的设计，其与磁性存储单元50采用共用位线bl1-2(bl2-1)，其相应的读写操作方式上文已有详细解释，此处不再叙述。所述磁性存储器单元50对应的第一晶体管20与第二晶体管30，与相邻的磁性存储器单元50’所对应的第一晶体管20’与第二晶体管30’在所述衬底中通过浅沟道隔离结构106隔离。

本实施例还提供一种磁性存储器阵列的读写控制方法，所述读写控制方法包括：控制至少一个磁性存储器单元50的第一晶体管、第二晶体管的工作状态，控制流经所述自旋轨道转矩层501的电流以设置所述第一位单元50a或者第二位单元50b的状态；或者控制至少一个磁性存储器单元50的第一晶体管、第二晶体管的工作状态，读取所述第一位单元50a或者第二位单元50b的状态。

例如，可以通过控制至少一个磁性存储器单元连接的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制所述磁性存储器单元的第一晶体管、第二晶体管的工作状态；通过选通所述位线和共用位线中的一条位线并控制其电压、源线的电压来控制流经所述自旋轨道转矩层的电流以设置所述第一位单元或者第二位单元的状态。通过控制至少一个所述存储器单元连接的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制所述存储器单元的第一晶体管、第二晶体管的工作状态；通过选通所述位线及共用位线中的一条位线并控制其电压、及源线的电压以读取所述第一位单元或第二位单元的状态。进一步地，可以通过控制流经所述自旋轨道转矩层501的电流以设置第一磁性隧道结502或者第二磁性隧道结的状态为高阻态或者低阻态。

具体地，以所述第一晶体管及第二晶体管均为nmos为例进行说明，如图3所示，针对虚线框内的磁性存储器单元50，在对所述第一位单元50a写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管20选通，第二字线rl1上施加地电压使所述第二晶体管30关闭，共用位线bl1-2(bl2-1)浮空，第一位线bl1-1施加高电压vdd，源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使第一晶体管20’关闭，以将所述第一位单元50a的状态设置为“1”。在对第一位单元50a写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管选通，第二字线rl1上施加地电压使所述第二晶体管关闭，共用位线bl1-2(bl2-1)浮空，第一位线bl1-1施加地电压，源线sl1施加高电压vdd，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第一位单元50a的状态设置为“0”。

在对所述第二位单元50b写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管选通，第二字线rl1上施加地电压使所述第二晶体管30关闭，第一位线bl1-1浮空，共用位线bl1-2(bl2-1)施加高电压vdd，第一源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使该第一晶体管20’关闭，以将所述第一位单元50a的状态设置为“1”。在对第一位单元50a写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管选通，第二字线rl1上施加地电压使所述第二晶体管关闭，第一位线bl1-1浮空，共用位线bl1-2(bl2-1)施加地电压，第一源线sl1施加高电压vdd，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使该第一晶体管20’关闭，以将所述第一位单元50a的状态设置为“0”。

如图4所示，针对虚线框内的磁性存储器单元50’，在对所述第一位单元50a’写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)施加高电压vdd，第二位线bl2-2浮空，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第一位单元50a’的状态设置为“1”。在对第一位单元50a’写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)施加地电压，第二位线bl2-2浮空，第二源线sl2施加高电压vdd，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第一位单元50a’的状态设置为“0”。

如图4所示，针对虚线框内的磁性存储器单元50’，在对所述第二位单元50b’写入“1”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)浮空，第二位线bl2-2施加高电压vdd，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第二位单元50b’的状态设置为“1”。在对第二位单元50b’写入“0”时，第一字线wl1上施加高电压vdd使所述第一晶体管20’选通，第二字线rl1上施加地电压使所述第二晶体管30’关闭，共用位线bl1-2(bl2-1)浮空，第二位线bl2-2施加地电压，第二源线sl2施加高电压vdd，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以将所述第二位单元50b’的状态设置为“0”。

当然，对于所述第一晶体管及第二晶体管均为pmos的情况，本领域技术人员可依据nmos的操作进行相应的更改，例如，可以对pmos的衬底阱区施加负电压以使相应的开关晶体管关闭。所述读写控制单元也可以控制至少一个所述存储器单元中的所述第一晶体管20、第二晶体管30的工作状态以读取所述第一位单元50a或者第二位单元50b的状态。具体地，所述读写控制单元通过控制至少一个所述存储器单元的相邻2条字线的电压、控制施加在所述存储器单元和/或其相邻的存储器单元的第一晶体管衬底上的电压以控制第一晶体管、第二晶体管的工作状态；通过选通相邻两条位线中的一条位线并控制其电压、源线的电压以读取所述第一位单元50a或者第二位单元50b的状态。具体地，通过向所述磁性隧道结注入一输入电流(如图8箭头所示)，通过读取流经所述磁性隧道结的输出电流的大小以判断此时该磁性隧道结的阻值状态为高阻态还是低阻态，如图8所示。当然，在其它的实施例中，第一单元50a和第二单元50b的读取电流方向可能是反向的，并不限于上述所列举的示例。

具体地，以所述第一晶体管及第二晶体管均为nmos为例进行说明，如图3所示，针对虚线框内的磁性存储器单元50，在对所述第一位单元50a进行读出时，第一字线wl1上施加地电压使所述第一晶体管20关闭，第二字线rl1施加高电压vdd使所述第二晶体管30选通，共用位线bl1-2(bl2-1)浮空，第一位线bl1-1施加高电压vdd，第一源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使第一晶体管20’关闭，以读出流经所述第一位单元50a的电流。

在对所述第二位单元50b进行读出时，第一字线wl1上施加地电压使所述第一晶体管20关闭，第二字线rl1施加高电压vdd使所述第二晶体管30选通，第一位线bl1-1浮空，共用位线bl1-2(bl2-1)施加高电压vdd，第一源线sl1施加地电压，为了能与相邻的磁性存储器单元50’相互独立操作，相邻的磁性存储器单元50’的第二源线sl2及第二位线bl2-2浮空，相邻的磁性存储器单元50’的第一晶体管20’的衬底第二阱区107’施加正电压以使第一晶体管20’关闭，以读出流经所述第二位单元50b的电流。

具体地，以所述第一晶体管及第二晶体管均为nmos为例进行说明，如图4所示，针对虚线框内的磁性存储器单元50’，在对所述第一位单元50a’进行读出时，第一字线wl1上施加地电压使所述第一晶体管20’关闭，第二字线rl1施加高电压vdd使所述第二晶体管30’选通，共用位线bl1-2(bl2-1)施加高电压vdd，第二位线bl2-2浮空，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以读出流经所述第一位单元50a的电流。

在对所述第二位单元50b’进行读出时，第一字线wl1上施加地电压使所述第一晶体管20’关闭，第二字线rl1施加高电压vdd使所述第二晶体管30’选通，共用位线bl1-2(bl2-1)浮空，第二位线bl2-2施加高电压vdd，第二源线sl2施加地电压，为了能与相邻的磁性存储器单元50相互独立操作，相邻的磁性存储器单元50的第一源线sl1及第一位线bl1-1浮空，相邻的磁性存储器单元50的第一晶体管20的衬底第一阱区107施加正电压以使第一晶体管20关闭，以读出流经所述第一位单元50a的电流。

当然，对于所述第一晶体管及第二晶体管均为pmos的情况，本领域技术人员可依据nmos的操作进行相应的更改，例如，可以对pmos的衬底阱区施加负电压以使相应的开关晶体管关闭。如上所述，本发明的磁性存储器结构、阵列、读写控制方法及制备方法，具有以下有益效果：

本发明提供了一种新型的磁性存储器阵列(sot-mram)，该阵列中的磁性存储结构包括相邻的两个磁性存储器单元，其采用4个开关晶体管(transistor)来驱动4个磁性位单元(mtj)，形成4t-4r结构，本发明的磁性存储结构可以存储4个存储位(bit)，并且每个磁性位单元均可独立操作，有效的在单位面积上设置更多的存储单元，可大大增加集成密度。

本发明的相邻的两个磁性存储器单元共用一个自旋轨道转矩层及一根共用位线，通过调控相应晶体管的衬底电压来实现每个磁性位单元的独立操作，同时有效缩小每个位单元所占的面积。

本发明还可以通过设置2个开关晶体管共用源区的方式来缩小驱动磁性存储结构所需的cmos晶体管的有效面积，同时可以减少源线(sourceline)数量，可以进一步减小整个磁性存储器阵列(sot-mram)的面积，可大大增加存储密度。

与传统的sot-mram器件结构相比，本发明可以减小约33％的存储单元面积，几乎可以达到2端器件stt-mram的集成密度(1t-1r)，解决了sot-mram单元面积大的问题。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。