具有裸片上镜像功能的存储器芯片和用于测试其的方法与流程

具有裸片上镜像功能的存储器芯片和用于测试其的方法
1.相关申请的交叉引用
2.本申请要求2019年10月7日在韩国知识产权局提交的第10-2019-0123682号韩国专利申请的优先权，其全部公开内容通过引用结合于本文。
技术领域
3.本发明构思涉及存储器芯片，并且更具体地，涉及具有裸片上(on-die)镜像功能的存储器芯片和用于测试该存储器芯片的方法。


背景技术：

4.通常，随着动态随机存取存储器(dram)工艺的小型化，存储器的单元(cell)特性变弱。例如，单元缺陷的可能性增加。例如，单元缺陷可能导致存储器故障，这可能影响数据中心、自主车辆等。因此，在存储器中出现单位(single bit)错误或多位(multi-bit)错误的情况下，可能期望一种用于修复这种缺陷的装置。


技术实现要素：

5.根据本发明构思的示例性实施例，一种用于测试存储器芯片的方法包括：对存储器芯片执行裸片电特性拣选(electrical die sorting，eds)测试；当eds测试通过时，执行封装测试；当封装测试通过时，执行模块测试；当模块测试通过时，执行安装测试；以及当eds测试、封装测试、模块测试或安装测试失败时，通过熔丝操作将存储器芯片设置为镜像模式。
6.根据本发明构思的示例性实施例，一种用于测试存储器芯片的方法包括：对存储器芯片执行测试；以及当通过测试在存储器芯片中检测到随机单位故障或多位故障时，通过熔丝操作将存储器芯片设置为镜像模式。
7.根据本发明构思的示例性实施例，一种存储器芯片包括：存储器单元阵列，具有第一区域和第二区域，其中，第一区域和第二区域中的每一个具有连接到字线和位线的多个存储器单元；行解码器，被配置为响应于行地址选择字线中的一个；感测放大器电路，被配置为在读取操作期间感测来自连接到所选择的位线的存储器单元的数据；列解码器，被配置为响应于列地址从位线当中选择所选择的位线；地址缓冲器，被配置为存储具有行地址和列地址的地址；读取失败指示器，被配置为检测感测到的数据中的错误，并生成对应于所述错误的读取失败信号；镜像模式激活信号发生器，被配置为通过熔丝操作生成对应于镜像模式的镜像模式激活信号；以及控制逻辑，被配置为在镜像模式下在写入操作期间将相同的写入数据写入第一区域和第二区域，以及在镜像模式下响应于读取重试命令，将读取操作的数据输出路径从第一区域的数据输出路径改变为第二区域的数据输出路径。
附图说明
8.通过参考附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它特
征将更加明显，在附图中：
9.图1是作为示例示出通用存储器芯片的评估过程的图；
10.图2是通过示例示出通用存储器芯片修复操作的流程图；
11.图3是示出根据本发明构思的示例性实施例的存储器芯片的裸片上镜像功能的图；
12.图4是示出根据本发明构思的示例性实施例的修复故障(failed)存储器芯片的方法的图；
13.图5是示出根据本发明构思的示例性实施例的存储器芯片的图；
14.图6是示出根据本发明构思的示例性实施例的镜像模式激活信号发生器的图；
15.图7是示出根据本发明构思的示例性实施例的在裸片上镜像模式下存储器芯片的写入操作的图；
16.图8a是示出根据本发明构思的示例性实施例的在裸片上镜像模式下读取失败过程的图；
17.图8b是根据本发明构思的示例性实施例的在裸片上镜像模式下读取重试过程；
18.图9是示出根据本发明构思的示例性实施例的行地址的配置的图；
19.图10是示出根据本发明构思的示例性实施例的存储器系统的图；
20.图11是示出根据本发明构思的示例性实施例的用于存储器芯片的测试装置的测试方法的图；
21.图12是示出根据本发明构思的示例性实施例的移动设备的图；
22.图13是示出根据本发明构思的示例性实施例的计算系统的图；以及
23.图14是示出根据本发明构思的示例性实施例的数据服务器系统的图。
具体实施方式
24.在下文，将参考附图描述本发明构思的示例性实施例。
25.图1是作为示例示出通用存储器芯片的评估过程的图。参考图1，存储器芯片的评估过程如下进行。
26.执行进行晶圆(wafer)评估的裸片电特性拣选(eds)测试(s10)。作为eds测试的结果，晶圆上的半导体芯片被确定为良好的(例如，功能性的和/或无缺陷的)芯片和故障的(failed)(例如，非功能性的和/或有缺陷的)芯片。在半导体芯片是有缺陷的产品的情况下，可以通过执行冗余过程将半导体芯片重新分类为缺陷可修复芯片或不可修复芯片。
27.执行封装(pkg)测试(s11)。组装并封装在eds测试中被确定为良好的芯片(例如，通过(pass)eds测试(s10))。可以通过向封装的存储器芯片施加应力(诸如电压/电信号、温度等)来执行封装测试以区分良好的或故障的芯片。例如，封装测试可以包括dc参数测试、动态功能测试、设备拣选验证测试、低功率测试等。
28.执行模块测试(s12)。良好封装的存储器芯片(例如，通过pkg测试(s11))可以被配置为模块。模块测试确定模块的存储器芯片是良好的还是劣质的。例如，可以通过向模块施加应力(诸如电压/电信号、温度、外力等)来执行模块测试(s12)以区分良好的或故障的芯片。
29.执行安装测试(s13)。当模块的存储器芯片通过模块测试时，良好的模块被安装在
板上。安装测试确定安装在板上的存储器芯片是良好的还是劣质的。例如，可以通过向存储器芯片和板施加应力(诸如电压/电信号、温度、外力等)来执行安装测试(s13)以区分良好的或故障的芯片。
30.例如，当存储器芯片在eds测试(s10)、pkg测试(s11)、模块测试(s12)或安装测试(s13)中的任何一个失败时，存储器芯片可以被分类为故障的芯片。
31.取决于在各个操作中关于存储器芯片的缺陷的存在或不存在来确定存储器芯片的通过和失败。在通常的测试方法中，为了确保良好的产品，每个操作的通过样品被评估为最终模块/安装评估，并且作为通过被处理的最终通过样品是良好的产品。此外，故障的样品作为失败被处理。
32.此外，随着存储器密度增加，在单位故障的情况下，执行对半芯片(half chip)的修复。例如，在特定位置处发生单位故障的样品作为半芯片被生产/装运。
33.图2是通过示例示出通用存储器芯片修复操作的流程图。参考图2，对于可能具有例如缺陷的存储器芯片，存储器芯片修复操作可以如下进行。
34.可以执行第一eds测试(s20)。第一eds测试包括晶圆级测试。当第一eds测试通过时，可以执行第二eds测试(s21)。第二eds测试可以确定存储器芯片是否有缺陷以及有缺陷的芯片是否可以被修复。例如，当存储器芯片没有缺陷或者即使在存储器芯片有缺陷的情况下也可以被修复时，第二eds测试通过。此外，当存储器芯片的缺陷不可修复时，存储器芯片被视为有缺陷的，并且可以被认为是故障的芯片。
35.将通过第二eds测试的存储器芯片封装，并且然后执行封装测试(s22)。例如，当封装测试通过时，存储器芯片被配置为模块或被安装在主板上。
36.当存储器芯片被配置为模块时，执行对存储器芯片的模块测试(s23)。当模块测试通过时，模块被安装在板上。另外，对安装的存储器执行安装测试(s24)。当安装测试(s24)通过时，存储器芯片作为良好的芯片被处理。
37.此外，当通过封装测试(s22)的存储器芯片被安装在主板上时，对安装的存储器芯片执行安装测试(s25)。安装在主板上的存储器芯片可以被包括在单个产品、多芯片封装(mcp)或系统级封装(sip)中。当操作(s23)的模块测试失败或者s24/s25的安装测试失败时，存储器芯片被视为有缺陷的，并且可以被分类为故障的芯片。
38.另外，当操作s22的封装测试失败时，确定存储器芯片是否可用作半芯片。例如，当确定同一存储体(bank)的故障或特定单元的故障时，可以执行对封装的存储器芯片的半芯片封装测试(s26)。例如，当半芯片封装测试通过时，执行模块测试(s27)。当模块测试通过时，执行安装测试(s28)。当安装测试通过时，存储器芯片可以作为良好的芯片以及作为半芯片被处理。另外，当操作(s26)的半芯片封装测试失败、操作(s27)的模块测试失败、或者操作(s28)的安装测试失败时，存储器芯片被视为有缺陷的，并且可以被分类为故障的芯片。
39.此外，通过收集相同位置的所有有缺陷的芯片，半芯片被组装在模块中，使得在通过时可以确定装运。然而，由于其中单位故障的位置一致的样品被收集并最终被装运，所以这种半芯片修复方法提供了相对低的生产率。此外，在半芯片修复方法的情况下，可以应用针对随机故障或多位故障的修复。例如，与良好的样品相比，在执行了单位故障修复后装运的产品具有潜在故障的可能性。
40.在根据本发明构思的示例性实施例的存储器芯片的情况下，可以执行用于修复随机/多位故障的裸片上镜像。在下文中，执行裸片上镜像的存储器芯片将被称为裸片上镜像芯片。
41.图3是示出根据本发明构思的示例性实施例的存储器芯片的裸片上镜像功能的图。参考图3，存储器芯片可以包括第一区域a(例如，正常数据区域)和第二区域b(例如，镜像数据区域)。在写入操作中，相同的写入数据可以被写入对应于一个地址add的第一区域a和第二区域b。在读取操作中，在对应于一个地址add的第一区域a和第二区域b中读取的数据可以由数据输出路径改变电路选择性地输出。例如，数据输出路径改变电路可以将第一区域a的数据的外部输出设置为数据输出路径的默认。此外，数据输出路径改变电路可以通过读取重试命令将数据输出路径改变为第二区域b的数据的外部输出。
42.此外，具有裸片上镜像芯片的产品和系统在存储器评估步骤中针对随机位或多位故障执行裸片上镜像。因此，即使当在系统中发生故障时，也可以通过使用镜像区域中的数据来修复缺陷。使用裸片上镜像芯片的故障存储器修复方法和系统可以通过减少每个评估操作的测试覆盖负担来提高成品率并且可以提高存储器生产率。
43.图4是示出根据本发明构思的示例性实施例的修复故障存储器芯片的方法的图。参考图4，修复故障存储器芯片的方法可以如下执行。
44.执行第一eds测试(s110)，并且当第一eds测试通过时，可以执行第二eds测试(s111)。当第二eds测试通过时，可以进行封装测试(s112)。例如，当封装测试(s112)通过时，可以执行对单个产品/mcp/sip的安装测试(s113)，或者可以执行模块测试(s114)。当模块测试通过时，可以进行安装测试(s115)。当操作(s113)和(s115)的安装测试中的任一个通过时，存储器芯片可以作为良好的芯片被处理。
45.当操作(s111)的第二eds测试失败、操作(s112)的封装测试失败、或者操作(s113)的安装测试失败时，可以执行裸片上镜像芯片封装测试(例如，修复封装测试)(s116)。当裸片上镜像芯片封装测试(s116)通过时，或者当操作(s114)的模块测试失败时，可以执行裸片上镜像芯片模块测试(例如，修复模块测试)(s117)。当裸片上镜像芯片模块测试(s117)通过或者操作(s115)的安装测试失败时，可以执行裸片上镜像芯片安装测试(s118)。
46.例如，当裸片上镜像芯片安装测试(s118)通过时，存储器芯片可以被视为裸片上镜像良好的芯片。另外，当裸片上镜像芯片封装测试(s116)失败、裸片上镜像芯片模块测试(s117)失败、或者裸片上镜像芯片安装测试(s118)失败时，存储器芯片可以被视为故障的芯片。
47.在根据本发明构思的示例性实施例的故障存储器芯片修复方法中，可以执行对裸片上镜像功能的测试，并且取决于结果，存储器芯片可以被视为裸片上镜像良好的芯片。
48.图5是示出根据本发明构思的示例性实施例的存储器芯片100的图。参考图5，存储器芯片100可以包括存储器单元阵列110、行解码器120、感测放大器电路sa 130、列解码器140、地址缓冲器150、控制逻辑160、输入/输出电路170、读取失败指示器180和镜像模式激活信号发生器190。
49.存储器单元阵列110可以包括具有沿行方向和列方向布置的多个存储器单元的多个存储体。在这种情况下，存储器单元可以分别是易失性/非易失性存储器单元。在本发明构思的示例性实施例中，存储器单元阵列110可以包括第一区域a和第二区域b。
50.行解码器120可以被配置为响应于行地址ra选择多个字线中的任意一个。例如，行解码器120可以对从地址缓冲器150输出的行地址ra进行解码，并在数据写入/读取模式下选择对应于行地址ra的字线。例如，通过由行解码器120基于行地址ra选择字线，可以同时激活第一区域a的存储器单元和第二区域b的存储器单元。
51.行解码器120可以基于由刷新控制电路161生成的行地址来刷新字线。
52.感测放大器电路130可以被配置为通过感测/放大由列解码器140选择的位线的电压来感测数据。在存储体包括多个子阵列的情况下，感测放大器电路130可以包括多个感测放大器。
53.列解码器140可以被配置为响应于列地址ca选择连接到存储器单元的位线。例如，列解码器140可以解码从地址缓冲器150输出的列地址ca，并且可以在数据写入/读取模式下选择对应于列地址ca的位线。
54.地址缓冲器150可以被配置为从外部设备(例如，存储器控制器)接收地址add。在这种情况下，地址add可以包括行地址ra、列地址ca、存储体地址、存储体组地址等。
55.控制逻辑160可以被配置为控制存储器芯片100的操作。控制逻辑160可以包括刷新控制电路161、命令解码器162和模式寄存器电路(mrs)163。
56.在本发明构思的示例性实施例中，控制逻辑160可以被配置为在镜像模式下响应于读取重试命令，将读取操作的数据输出路径从第一区域a的数据输出路径改变为第二区域b的数据输出路径。
57.刷新控制电路161可以从命令解码器162接收解码的刷新信号，并且可以向行解码器120输出内部行地址，以刷新存储器单元阵列110的一条字线。
58.命令解码器162从外部设备(例如，存储器控制器)接收命令cmd(例如，参见图9)，并且命令解码器162可以内部地生成通过解码接收到的命令cmd而提供的命令信号，例如，激活信号、读取信号、写入信号、刷新信号等。
59.模式寄存器电路163可以响应于用于指定存储器芯片100的操作模式的mrs/emrs命令来设置内部模式寄存器。模式寄存器电路163可以向输入/输出电路170输出激活信号，以取决于写入操作/读取操作来控制输入/输出电路170的操作。例如，激活信号可以直接从模式寄存器电路163接收；然而，本发明构思不限于此。
60.输入/输出电路170可以在写入操作期间通过dq引脚从外部设备接收数据，并且可以将接收到的数据传递到感测放大器电路130。此外，输入/输出电路170可以接收由感测放大器电路130感测的数据。在读取操作期间，感测到的数据可以来自对应于地址add的存储器单元，并且输入/输出电路170可以通过dq引脚将接收到的数据输出到外部设备(例如，主机设备、控制器等)。
61.读取失败指示器180可以响应于裸片上镜像模式激活信号而操作。读取失败指示器180可以在裸片上镜像模式下在读取操作期间检测检测到的数据中的错误，并且可以生成对应于检测到的错误的读取失败信号rfs。
62.在本发明构思的示例性实施例中，读取失败指示器180可以被配置为校正感测到的数据中的错误，并且当错误校正失败时生成读取失败信号rfs。
63.镜像模式激活信号发生器190可以生成裸片上镜像模式激活信号ommen。
64.参考图5，存储器芯片100还可以包括生成时钟信号的时钟电路、通过接收从外部
设备(例如，电源)施加的电源电压生成或分配内部电压的电源电路。
65.图6是示出根据本发明构思的示例性实施例的镜像模式激活信号发生器190的图。参考图6，镜像模式激活信号发生器190可以包括第一逻辑电路191和第二逻辑电路192。
66.第一逻辑电路191可以被配置为对接收的测试模式寄存器设置(tmrs)代码值和接收的熔丝切断(fuse cut)信息进行or(或)运算。在这种情况下，在参考图3和图4描述的测试操作中，可以通过对应于裸片上镜像模式的熔丝切断来生成熔丝切断信息。因此，可以在测试操作中确定熔丝切断信息。
67.第二逻辑电路192可以通过对接收到的基本输入/输出系统(bios)/模式寄存器(mr)值和接收到的第一逻辑电路191的输出值进行or运算来生成裸片上镜像模式激活信号ommen。例如，bios/mr值可以是预定值。
68.在本发明构思的示例性实施例中，存储器芯片100可以通过熔丝操作强制执行裸片上镜像功能。在这种情况下，在存储器芯片评估操作期间软故障(例如，随机单位故障或多位故障)的情况下，熔丝操作可以允许裸片上镜像功能作为默认执行。
69.图7是示出根据本发明构思的示例性实施例的在裸片上镜像模式下存储器芯片100的写入操作的图。参考图7，响应于行地址ra和列地址ca，写入数据可以被写入到在第一区域a和第二区域b的每一个中连接到所选择的字线wl和所选择的位线bl的存储器单元。相同的数据可以被写入到对应于一个行地址ra的两个存储器单元。
70.图7所示的第一区域a和第二区域b可以通过与第一区域a和第二区域b对应的行解码器121和122共享的列解码器140来访问，但是行解码器/列解码器的结构不限于此。
71.图8a是示出根据本发明构思的示例性实施例的在裸片上镜像模式下读取失败过程的图，以及图8b是根据本发明构思的示例性实施例的在裸片上镜像模式下读取重试过程。
72.参考图8a，例如，当第一区域a的存储器单元有缺陷时，可能存在读取读取数据的失败。当读取失败时，存储器芯片100可以向外部设备(例如，存储器控制器)发送读取失败信号rfs。
73.参考图8b，当从外部设备接收到读取重试请求时，存储器芯片100可以输出从第二区域b的存储器单元读取的数据作为读取数据。
74.此外，本发明构思的示例性实施例不限于读取重试。根据本发明构思的示例性实施例的存储器芯片可以在第一区域a的读取失败时将第二区域b的存储器单元的数据输出到外部设备，而无需第一区域a的存储器单元向外部设备发送请求读取重试的读取失败信号(rfs)。例如，第二区域b的存储器单元到外部设备的输出数据可以不响应于请求读取重试的读取失败信号的发送。
75.图9是示出根据本发明构思的示例性实施例的行地址ra的配置的图。参考图9，行地址ra可以包括k个行地址位add1、add2、add3、...、和addk。根据本发明构思的示例性实施例，行地址add的最高有效位(msb)，例如第一地址位add1，可以被存储器芯片100的行解码器120忽略(不关心)。例如，存储器芯片100可以通过k-1个地址位来访问第一区域a和第二区域b。
76.在本发明构思的示例性实施例中，存储器芯片100中发送行地址ra的最高有效位msb(add1)的引脚可以用作发送读取失败信号rfs的引脚。例如，当存储器单元有缺陷时发
送行地址ra的最高有效位msb的引脚可以向存储器控制器输出高电平信号。
77.图10是示出根据本发明构思的示例性实施例的存储器系统10的图。参考图10，存储器系统10可以包括裸片上镜像存储器芯片100和存储器控制器200。
78.裸片上镜像存储器芯片100可以在存储器测试中将熔丝切断设置为裸片上镜像模式。
79.当在裸片上镜像模式的读取操作中读取操作失败时，裸片上镜像存储器芯片100可以生成错误指示信号eis，并且可以将错误指示信号eis发送到存储器控制器200。根据本发明构思的示例性实施例，裸片上镜像存储器芯片100可以响应于来自存储器控制器200的读取重试命令来改变读取操作的路径，并且输出镜像区域b的数据。
80.存储器控制器200可以被配置为控制裸片上镜像存储器芯片100。在本发明构思的示例性实施例中，存储器控制器200可以响应于错误指示信号eis生成读取重试命令，并将读取重试命令发送到裸片上镜像存储器芯片100。
81.图11是示出根据本发明构思的示例性实施例的用于存储器芯片的测试装置的测试方法的图。参考图3至图11，测试装置的存储器芯片测试方法可以如下进行。测试装置可以测试存储器芯片是否执行正常操作(s210)。作为测试的结果，当难以执行正常操作时，测试装置可以强制将存储器芯片设置为裸片上镜像模式(s220)。例如，如果在存储器芯片中检测到随机单位故障或多位故障，则存储器芯片被设置为裸片上镜像模式。
82.在根据本发明构思的示例性实施例的具有裸片上镜像方案的动态随机存取存储器(dram)和配备有该动态随机存取存储器的系统中，可以应用用于确保系统可靠性的系统。因此，在有缺陷的dram中出现存储器单位错误或多位错误以及在dram存储器评估步骤(例如，晶圆评估步骤、pkg评估步骤、模块/安装评估步骤)中出现拒绝(rejection)的情况下，可以执行镜像模式操作，从而修复缺陷并显著提高生产率。
83.根据本发明构思的示例性实施例的存储器系统可以使用从dram和裸片上镜像dram(例如，裸片上镜像设备、存储器故障确定设备、当故障发生时将输出区域改变为镜像区域的设备、故障发生指示器设备)接收故障发生信号并执行读取重试的系统。应用于这种系统的存储器可以通过在dram存储器评估操作中对有缺陷的产品进行熔丝(fusing)裸片上镜像操作来执行半芯片操作和镜像操作。该系统可以执行包含缺陷的产品的裸片上镜像操作，并且因此，即使当出现缺陷时，存储器设备也可以通过镜像操作来执行正常操作，并且可以提高针对潜在缺陷的可靠性。
84.在本发明构思的示例性实施例中，可以对有缺陷的样品执行默认镜像操作，并且可以将由于随机单位或多位故障而被拒绝的样品用作良好的样品，而不管有缺陷的位置如何。因此，根据本发明构思的示例性实施例，可以减少由于次品(reject)而导致的成品率降低，从而通过去除每个步骤的缺陷以及通过增强的测试覆盖而阻碍生产率的因素，提供了成品率的整体提高和生产率的显著提高。
85.根据本发明构思的示例性实施例的存储器芯片可以通过熔丝操作强制执行裸片上镜像操作。在这种情况下，对于在dram评估步骤期间的软缺陷(随机单位或多位)，熔丝操作可以默认为裸片上镜像dram操作。在本发明构思的示例性实施例中，通过熔丝的裸片上镜像芯片可以被组装为pkg、多芯片封装(mcp)、模块、系统级封装(sip)等。在本发明构思的示例性实施例中，在熔丝的裸片上镜像芯片中，在随机故障中发生故障的时间点，输出路径
可以从当前数据输出路径改变到镜像区域，并且同时，可以生成来自系统主机的读取请求。在本发明构思的示例性实施例中，系统可以通过执行读取重试来使用镜像区域中的数据。
86.在本发明构思的示例性实施例中，可以在裸片上镜像模式下进一步评估每个存储器评估步骤生成的有缺陷的样品，而不是拒绝，并且因此，产品可以在通过操作期间被装运。在这种情况下，可能会存在提高生产率并减轻对差的测试覆盖或系统兼容性的负担的效果。
87.根据本发明构思的示例性实施例的裸片上镜像芯片可以应用于pkg、多芯片封装(mcp)和系统级封装(sip)。此外，裸片上镜像芯片可以被包括在所有的单个单元安装和模块化等中，并且可以被应用于诸如汽车、数据中心(dc)、移动电话(例如，智能电话)、pc(个人计算机)等使用这样的产品的应用。
88.本发明构思的示例性实施例也可以应用于移动设备。
89.图12是示出根据本发明构思的示例性实施例的移动设备3000的图。参考图12，移动设备3000可以包括应用处理器3100、至少一个dram 3200、至少一个存储设备3300、至少一个传感器3400、显示设备3500、音频设备3600、网络处理器3700和至少一个输入/输出设备3800。例如，移动设备3000可以被实现为膝上型计算机、移动电话、智能电话、平板个人计算机或可穿戴计算机。
90.应用处理器3100可以被配置为控制移动设备3000的整体操作。应用处理器3100可以运行提供例如互联网浏览器、游戏、视频等的应用。在本发明构思的示例性实施例中，应用处理器3100可以包括单核或多核。例如，应用处理器3100可以包括多核，诸如双核、四核和六核。在本发明构思的示例性实施例中，应用处理器3100可以进一步包括位于内部或外部的高速缓存存储器。
91.应用处理器3100可以包括控制器3110、神经处理单元(npu)3120和接口3130。在本发明构思的示例性实施例中，可以提供或省略npu 3120。
92.在本发明构思的示例性实施例中，应用处理器3100可以被实现为片上系统(soc)。在片上系统(soc)上运行的操作系统的内核可以包括例如输入/输出(i/o)调度器和控制存储设备3300的设备驱动器。设备驱动器可以参考由输入/输出调度器管理的多个同步队列来控制存储设备3300的访问性能，或者可以控制soc(片上系统)中的cpu模式、dvfs级别等。
93.dram 3200可以连接到控制器3110。dram 3200可以存储应用处理器3100的操作所需的数据。例如，dram 3200可以临时存储操作系统(os)和应用数据，或者可以用作各种软件代码的运行空间。
94.dram 3200可以执行参考图3至图11描述的裸片上镜像操作，或者可以实现为裸片上镜像芯片。dram 3200可以连接到npu 3120。dram 3200可以存储与例如人工智能(ai)计算相关的数据。
95.存储设备3300可以连接到接口3130。在本发明构思的示例性实施例中，接口3130可以通过例如双倍数据速率(ddr)、ddr2、ddr3、ddr4、低功率ddr(lpddr)、通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc、外围组件互连(pci)、非易失性存储器高速(nvme)、外围组件互连高速(pcie)、串行附件(sata)、小型计算机系统接口(scsi)、串行附连scsi(sas)、通用存储总线(usb)附接scsi(uas)、互联网小型计算机系统接口(iscsi)、光纤通道、和/或以太网光纤通道(fcoe)当中的任何一种通信协议来操作。在本发明构思的示例性实施例
中，任何一个存储设备3300可以以嵌入式形式被包括在移动设备3000中。在本发明构思的示例性实施例中，任何一个存储设备3300可以以可拆卸的方式被包括在移动设备3000中。
96.存储设备3300可以被配置为存储用户数据。例如，存储设备3300可以存储从传感器3400收集的数据，或者可以存储网络数据、增强现实(ar)/虚拟现实(vr)数据和/或高清(hd)4k内容。存储设备3300可以包括至少一个非易失性存储器设备。例如，存储设备3300可以包括固态驱动器(ssd)、嵌入式多媒体卡(emmc)等。
97.在本发明构思的示例性实施例中，存储设备3300可以被实现为应用处理器3100中的独立芯片，或者可以与应用处理器3100一起被实现为单个封装。例如，存储设备3300可以与移动设备3000中的应用处理器3100分离。
98.在本发明构思的示例性实施例中，存储设备3300可以使用各种类型的封装来安装。例如，存储设备3300可以使用如下封装来安装，诸如封装上封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫封装中的裸片、晶圆形式的裸片、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑料度量四方扁平封装(mqfp)、薄四方扁平封装(tqfp)、小轮廓(soic)、收缩小轮廓封装(ssop)、薄小轮廓(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)、晶圆级处理堆叠封装(wsp)等。
99.传感器3400可以被配置为感测移动设备3000的外部环境。在本发明构思的示例性实施例中，传感器3400可以包括感测图像的图像传感器。在这种情况下，传感器3400可以将生成的图像信息发送到应用处理器3100。在本发明构思的示例性实施例中，传感器3400可以包括检测生物特征(biometric)信息的生物传感器。例如，传感器3400可以检测指纹、虹膜图案、血管图案、心率、血糖水平等，并且可以生成对应于检测到的信息的感测数据。此外，传感器3400不限于图像传感器和生物传感器。例如，传感器3400可以包括任何传感器，诸如照度传感器、声学传感器、加速度传感器等。
100.显示设备3500可以被配置为输出数据。例如，显示设备3500可以输出使用传感器3400感测的图像数据，或者输出使用应用处理器3100计算的数据。
101.音频设备3600可以被配置为外部输出语音数据或检测外部语音。
102.网络处理器3700可以被配置为通过有线或无线通信方法与外部设备通信。
103.输入/输出设备3800可以被配置为向移动设备3000输入数据或者从移动设备3000输出数据。输入/输出设备3800可以包括提供数字输入和输出功能的设备，诸如usb、存储、数码相机、sd卡、触摸屏、dvd、调制解调器和网络适配器。
104.此外，本发明构思的示例性实施例可以应用于各种计算系统，例如，中央处理单元(cpu)/图形处理单元(gpu)/网络处理单元(npu)平台。
105.图13是示出根据本发明构思的示例性实施例的计算系统4000的图。参考图13，计算系统4000可以包括连接到系统总线4001的中央处理单元(cpu)4110、图形处理单元(gpu)4120和/或神经处理单元(npu)4130(或专用处理单元)。计算系统4000还可以包括连接到系统总线4001的存储器设备4210或存储设备4220。计算系统4000可以另外包括连接到扩展总线4002的输入/输出设备4310、调制解调器4320、网络设备4330和/或存储设备4340。在这种情况下，扩展总线4002可以通过扩展总线接口4003连接到系统总线4001。
106.在本发明构思的示例性实施例中，cpu 4110、gpu 4120和npu 4130可以分别包括
芯片上高速缓存4111、4121和4131。
107.在本发明构思的示例性实施例中，cpu 4110可以包括片外(off-chip)高速缓存4112。此外，gpu 4120和npu 4130中的每一个可以包括片外高速缓存。在本发明构思的示例性实施例中，片外高速缓存4112可以通过不同的总线内部地连接到cpu 4110、gpu 4120和npu 4130。
108.在本发明构思的示例性实施例中，片上/片外高速缓存可以包括易失性存储器(诸如动态随机存取存储器(dram)、静态随机存取存储器(sram)等)，或者非易失性存储器(诸如nand快闪存储器、相位随机存取存储器(pram)、电阻随机存取存储器(rram)等)。
109.在本发明构思的示例性实施例中，主存储器4114、4124和4134可以通过相应的存储器控制器4113、4123和4133分别连接到cpu 4110、gpu 4120和npu 4130。根据本发明构思的示例性实施例，主存储器4114、4124和4134中的至少一个可以执行图3至图11中描述的裸片上镜像操作，或者包括裸片上镜像芯片。
110.在本发明构思的示例性实施例中，存储器4116、4126和4136可以通过桥4115、4125和4135分别连接到cpu 4110、gpu 4120和npu 4130。桥4115、4125和4135可以包括控制相应存储器4116、4126和4136的存储器控制器。在本发明构思的示例性实施例中，桥4115、4125和4135中的任何一个可以被实现为网络设备、无线网络设备、交换机、总线、云或光通道。
111.在本发明构思的示例性实施例中，主存储器可以包括易失性存储器(诸如dram、sram等)、或者非易失性存储器(例如nand快闪存储器、pram、rram等)。主存储器可以具有比辅助存储4210和4220(例如，存储器设备4210和存储设备4220)更低的等待时间和更低的容量。
112.cpu 4110、gpu 4120和npu 4130可以通过系统总线4001访问辅助存储4210和4220。存储器设备4210可以由存储器控制器4211控制。在这种情况下，存储器控制器4211可以连接到系统总线4001。存储设备4220可以由存储控制器4221控制。存储控制器4221可以连接到系统总线4001。
113.存储设备4220可以被配置为存储数据。存储控制器4221可以被配置为从存储设备4220读取数据，并将读取数据发送到主机。存储控制器4221可以被配置为响应于来自主机的请求，将发送的数据存储在存储设备4220中。存储设备4220和存储控制器4221中的每一个可以包括缓冲器，该缓冲器存储元数据，读取高速缓存以存储频繁访问的数据，或者存储高速缓存以提高写入效率。例如，写入高速缓存可以接收和处理特定数量的写入请求。
114.存储设备4220可以包括诸如硬盘驱动器(hdd)的易失性存储器，以及诸如非易失性随机存取存储器(nvram)、ssd、存储类存储器(scm)或新存储器的非易失性存储器。
115.此外，本发明构思的示例性实施例可以应用于数据服务器系统。
116.图14是示出根据本发明构思的示例性实施例的数据服务器系统5000的图。参考图14，数据服务器系统5000包括第一服务器5100(例如，应用服务器)、第二服务器5200(例如，存储服务器)、存储器设备5310和至少一个存储设备5320。
117.第一服务器5100和第二服务器5200中的每一个可以包括至少一个处理器和存储器。在本发明构思的示例性实施例中，第一服务器5100和第二服务器5200中的每一个可以被实现为存储器-处理器对。在本发明构思的示例性实施例中，第一服务器5100和第二服务器5200中的每一个可以用不同数量的处理器和存储器来实现。
118.在本发明构思的示例性实施例中，第一服务器5100和第二服务器5200可以通过第一网络5010执行通信。根据本发明构思的示例性实施例，第一服务器5100和第二服务器5200中的每一个可以通过第一网络5010和/或第二网络5020访问存储器设备5310。在本发明构思的示例性实施例中，第一服务器5100和第二服务器5200中的每一个可以通过第一网络5010和第二网络5020直接或间接访问存储设备5320。
119.在本发明构思的示例性实施例中，存储设备5320的接口i/f可以包括sata、sas、pcie、双列直插式存储器模块(dimm)、高带宽存储器(hbm)、混合存储立方体(hmc)或非易失性双列直插式存储器模块(nvdimm)。
120.在本发明构思的示例性实施例中，第二网络5020可以是直接附接存储(das)、网络附接存储(nas)或存储区域网络(san)连接的形式。
121.在本发明构思的示例性实施例中，存储器设备5310和存储设备5320可以通过命令或其自身分别向第二服务器5200发送设备信息。在本发明构思的示例性实施例中，存储器设备5310可以执行参考图3至图11描述的裸片上镜像操作，或者可以包括裸片上镜像芯片。
122.数据服务器系统5000可以执行大数据ai计算。在这种情况下，大数据可以包括音频、照片、视频或权重(weight)/训练数据。
123.如上所述，在根据本发明构思的示例性实施例的存储器芯片和用于测试存储器芯片的方法中，在出现存储器缺陷的情况下，可以通过熔丝操作设置裸片上镜像模式来修复存储器芯片。
124.此外，在根据本发明构思的示例性实施例的存储器芯片和用于测试存储器芯片的方法中，可以通过用裸片上镜像芯片修复具有随机位故障或多位故障的存储器芯片来提高生产率。
125.虽然已经参考本发明构思的示例性实施例具体地示出和描述了本发明构思，但是对于本领域普通技术人员来说将明显的是，在不脱离如所附权利要求定义的本发明构思的精神和范围的情况下，可以对其做出形式和细节的各种改变。