一种多层链式铁电存储器的制作方法

本实用新型涉及半导体技术领域，特别涉及一种多层链式铁电存储器。

背景技术：

铁电存储器(feranm或fram：ferroelectricrandomaccessmemeory)是将铁电薄膜与c晶体工艺集成所制成的非易失性存储器。铁电存储器利用了铁电材料的极化可随电场进行反转并在断电时仍可保持的特性，因此具有ram高速度的同时，也具有rom的非易失性。铁电存储器可以在非常低的电能需求下进行快速的存储，相较于eeprom及flash，其信息写入速度快100倍以上，然而功耗要低50-100倍，同时可擦写次数要高出10⁶倍。基于上述特性，铁电存储器可广泛应用于小型智能设备中，例如手机、智能卡、atm机、pos机已经门禁系统等。

传统的铁电存储器的结构及电路结构如图1及图2所示，包括板线(pl：plateline)101、字线(wl：wordline)102、位线(bl：bitline)103、铁电电容104以及场效应管(晶体管)105。对于这种结构来说，在制造过程中，为了达到一定的铁电性，所述铁电电容104必须要达到一定的面积，这就限制了铁电存储器集成度的提高。

随着技术的发展，消费者对于设备集成度的要求越来越高，如何在尽可能减小单元面积的同时提高存储密度，成为铁电存储器研究的重要方向。

技术实现要素：

为了提高铁电存储器的集成度，本实用新型提供一种多层链式铁电存储器，所述存储器包括：

n个串联的存储单元，其中，任一所述存储单元包括：

晶体管，包括栅极、源极及漏极，所述栅极与所述存储单元的字线连接；以及

铁电电容，包括上电极、下电极以及位于所述上电极及下电极之间的铁电材料层，其中，所述上电极与晶体管的源极或漏极连接，所述下电极与晶体管的漏极或源极连接，且所述下电极与相邻的存储单元的铁电电容的上电极共用；以及

位选管，与所述存储结构串联，所述位选管包括栅极、源极及漏极，其中所述栅极耦合至源极选择线。

进一步地，所述晶体管的源极与相邻存储单元的晶体管的漏极共用。

进一步地，所述存储结构最外侧存储单元的晶体管的漏极耦合至板线。

进一步地，所述位选管的漏极与所述存储结构未与板线连接一侧的晶体管的源极共用，所述位选管的源极耦合至位线。

进一步地，所述位选管的源极与所述存储结构未与板线连接一侧的晶体管的源极共用，所述位选管的漏极耦合至位线。

进一步地，所述各铁电电容的电极长度不同，每个电极均有部分暴露面，所述暴露面通过导电材料与对应晶体管的源极或漏极连接。

进一步地，所述暴露面位于各上电极及下电极的边缘，各存储单元的铁电电容的电极呈阶梯状排布。

进一步地，所述字线和/或所述板线和/或所述源极选择线和/或所述位线的材料为铂、铜、钨和/或其合金和/或其它导电材料和/或其组合。

进一步地，所述电极的材料为多晶硅或导电金属。

进一步地，所述铁电材料为锆钛酸铅或层状钙钛矿结构的钛酸铋系材料或钽酸锶铋系材料或高k铁电材料。

本实用新型提供的一种多层链式铁电存储器，通过叠层的结构，在相同的面积上形成了多个铁电电容，相邻的铁电电容的电极形成阶梯排布的暴露面，通过暴露面与对应的晶体管连接，实现了存储密度的增加，同时降低了铁电存储器的存储单元的生产成本。

附图说明

为进一步阐明本实用新型的各实施例的以上和其它优点和特征，将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解，这些附图只描绘本实用新型的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出现有技术中铁电存储器的结构示意图；

图2示出现有技术中铁电存储器的电路结构示意图；

图3示出本实用新型一个实施例的一种多层链式铁电存储器的结构示意图；以及

图4示出本实用新型一个实施例的一种多层链式铁电存储器的电路结构示意图。

具体实施方式

下面结合具体实施方式参考附图进一步阐述本实用新型。应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。

在本实用新型中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。

在本实用新型中，各实施例仅仅旨在说明本实用新型的方案，而不应被理解为限制性的。

在本实用新型中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。

在此还应当指出，在本实用新型的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本实用新型的教导下，可根据具体场景需要添加所需的部件或组件。

在此还应当指出，在本实用新型的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本实用新型中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。

为增加存储密度，本实用新型提供一种多层链式铁电存储器，包括n个串联的存储单元及与所述存储单元连接的位选管，其中：

任一存储单元包括：

晶体管，包括源极、漏极和栅极，其中所述栅极与存储单元的字线连接；

铁电电容，包括下电极、上电极和位于下电极和上电极之间的铁电材料层，其中所述下电极与所述晶体管的源极或漏极连接，所述上电极与所述晶体管的漏极或源极连接；

所述位选管包括栅极、源极及漏极，其中所述栅极耦合至源极选择线；

所述n个存储单元的铁电电容堆叠设置，且相邻的铁电电容共用一个电极。

下面结合具体实施方式参考附图进一步阐述本实用新型。

图3示出本实用新型一个实施例的一种多层链式铁电存储器的结构示意图。如图3所示，一种多层链式铁电存储器，包括板线301，字线302，位线303，电容结构304、晶体管结构305以及源极选择线306，其中：

所述晶体管结构305包括：

晶体管阵列，包括n个串联的晶体管；以及

位选管，所述位选管串联至所述晶体管阵列的一端，在本实用新型的一个实施例中，所述位选管的漏极与所述晶体管阵列一端的晶体管的源极为共用区域，所述位选管的源极耦合至位线303；在本实用新型的又一个实施例中，所述位选管的源极与所述晶体管阵列一端的晶体管的源极为共用区域，所述位选管的漏极耦合至位线303；在本实用新型的一个实施例中，所述位线303的材料为铂、铜、钨和/或其合金和/或其它导电材料和/或其组合；

所述板线301耦合至所述晶体管阵列未与所述位选管连接的一端；在本实用新型的一个实施例中，所述板线301的材料为铂、铜、钨和/或其合金和/或其它导电材料和/或其组合；

所述字线302包括n根字线，分别耦合至各晶体管的栅极；在本实用新型的一个实施例中，所述字线302的材料为铂、铜、钨和/或其合金和/或其它导电材料和/或其组合；

所述源极选择线306耦合至所述位选管的栅极；在本实用新型的一个实施例中，所述源极选择线306的材料为铂、铜、钨和/或其合金和/或其它导电材料和/或其组合；以及

所述电容结构304包括n+1层电极342和n层铁电材料341，各层电极长度不同，每层电极均有部分暴露面，所述暴露面通过导电材料与对应晶体管的源极或漏极连接，形成n个串联的存储单元。在本实用新型的一个实施例中，通过溅射或脉冲激光沉积或化学沉积方法，将电极和铁电材料依次沉积，最终形成所述电容结构304。在本实用新型的又一实施中，通过化学腐蚀或反应离子刻蚀的方法，去除部分电极及铁电材料，使得每一层电极均有部分表面暴露出来，这些暴露的表面位于各层电极的边缘部位，且各电极呈阶梯状排布。在本实用新型的一些实施例中，所述n+1层电极342的材料电极的材料为多晶硅或导电金属，可以包括、但不限于下列各项至少之一：氮化钛(tin)、氮化钛硅(tisinx)、氮化钛铝(tialnx)、碳氮化钛(ticnx)、氮化钽(tanx)、氮化钽硅(tasinx)、氮化钽铝(taalnx)、氮化钨(wnx)、硅化钨(wsix)、碳氮化钨(wcnx)、钌(ru)、氧化钌(ruox)、铱(ir)、掺杂多晶硅、透明导电氧化物(tco)或氧化铱(irox)。在一些实施例中，n+1层电极342包括tco，其包括、但不限于：基于掺杂zno的tco、基于掺杂tio2的tco、基于掺杂sno2的tco、以及钙钛矿tco。在一些实施例中，n+1层电极342包括la1-xsrxcro3(lsco)。所述n层铁电材料341为锆钛酸铅或层状钙钛矿结构的钛酸铋系材料或钽酸锶铋系材料或高介电常数铁电材料(又称高k铁电材料)。

在一些实施例中，n+1层电极342中的每一层包括相同材料。在一些实施例中，n+1层电极342中的每一层包括不同材料。需要说明的是，虽然图3中示出的n值等于7，但本实用新型提供的实施例不限于此，在本实用新型的其他实施例中，n可以取值任一自然数。

在本实用新型的一个实施例中，n个串联的晶体管中相邻的两个晶体可以共用源极区或漏极区。即，左侧晶体管的源极或漏极可以作为相邻的右侧晶体管的源极或漏极。n个串联的晶体管中第一晶体管的源极和漏极中的一个与n+1层电极342中的第一电极层电连接；第一晶体管的源极和漏极中的另一个(也作为第二晶体管的源极和漏极中的一个)与n+1层电极342中的第二电极层电连接；第二晶体管的源极和漏极中的另一个(也作为第三晶体管的源极和漏极中的一个)与n+1层电极342中的第三电极层电连接；以此类推，第n个晶体管的源极和漏极中的另一个与n+1层电极342中的第n+1电极层电连接。

图4示出本实用新型一个实施例的一种多层链式铁电存储器的电路结构示意图。如图4所示，所述多层链式铁电存储器中，每一个晶体管分别与一个铁电电容304并联，形成一个存储单元，各存储单元分别与字线302耦合。采用本实用新型提供的多层链式铁电存储器进行存储时，首先通过所述源极选择线306及位线303选择需要操作的存储单元所在的字符串，接下来，断开选定的存储单元对应的字线302，并对其他字线加压，使得其他存储单元短接，接下来，将板线301和位线303的电压加到所选择的存储单元上，进行写入或擦除。

尽管上文描述了本实用新型的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此，此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。