一种输入采样方法、输入采样电路及半导体存储器与流程

1.本技术涉及集成电路技术领域，尤其涉及一种输入采样方法、输入采样电路及半导体存储器。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。目前，随着dram应用的领域越来越多，用户对于dram功耗指标的要求越来越高。
3.然而，在目前的dram中，无效输入信号会引起电平状态翻转，进而导致过多的功率损耗。


技术实现要素：

4.本技术提供了一种输入采样方法、输入采样电路及半导体存储器，能够避免由于无效输入信号导致的电平状态翻转，进而降低数据采样电路的功能损耗。
5.本技术的技术方案是这样实现的：
6.第一方面，本技术实施例提供了一种输入采样方法，该方法包括：
7.接收第一脉冲信号和第二脉冲信号；
8.对第一脉冲信号和第二脉冲信号进行逻辑运算，确定待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；
9.对待采样信号进行采样处理，得到目标采样信号。
10.第二方面，本技术实施例提供了一种输入采样电路，该输入采样电路包括：
11.第一信号输入端，用于接收第一脉冲信号；
12.第二信号输入端，用于接收第二脉冲信号；
13.逻辑运算器，用于对第一脉冲信号和第二脉冲信号进行逻辑运算，得到待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；
14.第一采样子电路，用于对待采样信号进行采样，得到目标采样信号；
15.其中，逻辑运算器的两个输入端分别与第一信号输入端和第二信号输入端连接，逻辑运算器的输出端与第一采样子电路连接。
16.第三方面，本技术实施例提供了一种半导体存储器，包括如第二方面的输入采样电路。
17.本技术实施例提供了一种输入采样方法、输入采样电路及半导体存储器，对于输入采样方法，包括：接收第一脉冲信号和第二脉冲信号；对第一脉冲信号和第二脉冲信号进行逻辑运算，确定待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；对待采样信号进行采样处理，得到目标采样信号。对于输入采样电路，该输入采样电路包括第一信号输入端，用于接收第一脉冲信号；第二信号输入端，用于接收第二脉冲信号；逻辑运算器，用于对第一脉冲信号和第二脉冲信号进行逻辑运算，得
到待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；第一采样子电路，用于对待采样信号进行采样，得到目标采样信号；其中，逻辑运算器的两个输入端分别与第一信号输入端和第二信号输入端连接，逻辑运算器的输出端与第一采样子电路连接。这样，通过对第一脉冲信号和第二脉冲信号进行逻辑运算，能够将第二脉冲信号中的无效信号进行屏蔽，进而待采样信号不会随着第一脉冲信号中的无效信号进行电平状态翻转，从而降低输入采样电路的功能损耗。
附图说明
18.图1为相关技术提供的一种输入采样电路的结构示意图；
19.图2为相关技术提供的一种输入采样电路的信号变化示意图；
20.图3为本技术实施例提供的一种输入采样方法的流程示意图；
21.图4为本技术实施例提供的一种输入采样电路的结构示意图；
22.图5为本技术实施例提供的另一种输入采样电路的结构示意图；
23.图6为本技术实施例提供的一种输入采样电路的信号变化示意图。
具体实施方式
24.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
25.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本技术实施例的目的，不是旨在限制本技术。
26.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
27.需要指出，本技术实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本技术实施例能够以除了在这里图示或描述的以外的顺序实施。
28.以下为本技术实施例中涉及到的专业名词解释以及部分名词的对应关系：
29.采样：每隔一定的时间测量一次输入信号的幅值，把时间连续的模拟信号转换成时间离散、幅值连续的采样信号。
30.ddr：双倍速率同步动态随机存储器(double data rate sdram，ddr sdram)。
31.command/address输入采样系统：也称为c/a输入采样系统、输入采样电路，利用标准时钟信号对c/a信号进行采样，以便于进行指令译码。
32.dimm(dual inline memory modules)：双列直插式存储模块。
33.译码器(dec)：用于进行译码处理的器件编码。
34.锁存器(latch)：在某时刻采样，输出端保持采样结果的器件。
35.第一脉冲信号：或称为cs_n信号，指示片选(chip select，cs)信号，片选信号用于
选择当前器件是否为目标器件。
36.第二脉冲信号：或称为c/a信号，用于指示command/address信号，command/address信号是一种输入信号，包含命令、地址等信息，用于对电路中具体的器件进行控制。
37.标准时钟信号：信号处理过程中涉及到的一种标准信号，例如ckt信号、ckb信号；
38.待采样信号：或称为c/a input信号，用于指示第一脉冲信号和第二脉冲信号经过运算后的信号；
39.目标采样信号：或称为c/a output信号，用于指示待采样信号经过采样后得到的信号。
40.采样后第一脉冲信号：或称为cs_n output信号，用于指示第一脉冲信号经过采样后得到的信号。
41.目标信号：或称为cmd信号，用于指示在第一脉冲信号有效的情况下，对目标采样信号译码后所得到的信号。
42.目前，在dram的c/a输入采样系统中，c/a信号和标准时钟信号分别通过接收器进入输入采样电路，接着由标准时钟信号采样c/a信号，然后输出同步的采样后c/a信号，用于做之后的指令译码。但是，在dram dimm设计中，c/a数据总线是多个dram共享的，c/a信号所针对的dram需要由片选信号区分开来。
43.也就是说，在dram dimm中，存在多个dram，每个dram均存在对应的输入采样电路。对于具体一个dram的输入采样电路，除了c/a信号外，片选信号也通过接收器进入并被标准时钟信号采样，根据片选信号能够确定该c/a信号是否为该dram的有效指令，即需要根据片选信号确定c/a信号是否有效。
44.参见图1，其示出了相关技术提供的一种输入采样电路10的结构示意图。如图1所示，c/a信号和标准时钟信号(ckt信号/ckb信号)通过第一锁存器101被采样，得到c/a output信号，cs_n信号和标准时钟信号通过第二锁存器102被采样，得到cs_n output信号；然后，译码器103根据cs_n output信号对cs_n output信号进行译码，最终得到cmd信号，后续由cmd信号对dram进行控制。
45.也就是说，被接收到的所有c/a信号会同cs片选信号一起在指令译码模块进行处理。如果cs_n信号为0，则说明c/a信号是针对本dram的，则对c/a信号进行译码，进而指令译码成功，进入后续执行流程；如果cs_n信号为1，则表示本dram不是目标dram，没有任何指令会被译码，后续不会有任何动作。
46.然而，即使在cs_n信号为1，c/a信号对本dram无效的情况下，输入采样电路10仍然会对c/a信号进行采样动作。参见图2，其示出了相关技术提供的一种输入采样电路的信号变化示意图。如图2中虚线圈所示，即使cs_n信号为1(该dram为非目标芯片)，c/a output信号仍然会跟随c/a信号进行变化。此时，由于c/a信号通常为多比特，且c/a output信号需要跟随c/a信号不停变化，从而导致了输入采样电路存在大量的无用能量消耗。
47.这样，对包含多个dram的dram dimm来说，每个具体dram都会重复c/a信号的采样，进而很多个输入采样电路的都会有不必要的能量消耗。
48.基于此，本技术实施例提供了一种输入采样方法，该方法的基本思想为：对于输入采样方法，包括：接收第一脉冲信号和第二脉冲信号；对第一脉冲信号和第二脉冲信号进行逻辑运算，确定待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无
效信号进行屏蔽得到的；对待采样信号进行采样处理，得到目标采样信号。对于输入采样电路，该输入采样电路包括第一信号输入端，用于接收第一脉冲信号；第二信号输入端，用于接收第二脉冲信号；逻辑运算器，用于对第一脉冲信号和第二脉冲信号进行逻辑运算，得到待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；第一采样子电路，用于对待采样信号进行采样，得到目标采样信号；其中，逻辑运算器的两个输入端分别与第一信号输入端和第二信号输入端连接，逻辑运算器的输出端与第一采样子电路连接。这样，通过对第一脉冲信号和第二脉冲信号进行逻辑运算，能够将第二脉冲信号中的无效信号进行屏蔽，待采样信号不会随着无效输入信号进行电平状态翻转，从而降低数据采样电路的功能损耗。
49.下面将结合附图对本技术各实施例进行详细说明。
50.在本技术的一实施例中，参见图3，其示出了本技术实施例提供的一种输入采样方法的结构示意图。如图3所示，该方法可以包括：
51.s201：接收第一脉冲信号和第二脉冲信号。
52.s202：对第一脉冲信号和第二脉冲信号进行逻辑运算，确定待采样信号。
53.需要说明的是，本技术实施例应用于集成电路中的command/address输入采样系统(即输入采样电路)，例如dram芯片中，固定时钟ckt采样c/a输入的电路系统中。
54.为了方便说明，以下均以dram的c/a输入采样电路为例对本技术实施例进行解释，但是这并不构成对本技术实施例的限制。本技术实施例所提供的方法和电路还可以应用于任何涉及指令采集或低功耗的系统中。
55.对于输入采样方法来说，在接收第一脉冲信号和第二脉冲信号之后，对第一脉冲信号和第二脉冲信号进行逻辑运算，从而将第二脉冲信号中的无效信号进行屏蔽，最终得到待采样信号。也就是说，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的。
56.在这里，第一脉冲信号一般能够指示第二脉冲信号是否有效，因此可以设计相应的逻辑运算过程以屏蔽第二脉冲信号中的无效信号。
57.进一步地，在一些实施例中，该方法还可以包括：
58.在逻辑运算结果指示第二脉冲信号无效的情况下，确定待采样信号的电平状态被屏蔽为预设值；
59.在逻辑运算结果指示第二脉冲信号有效的情况下，确定待采样信号与第二脉冲信号的电平状态相同。
60.需要说明的是，若第二脉冲信号无效，可以将待采样信号的电平状态屏蔽为预设值；若第二脉冲信号有效，待采样信号的电平状态需要与第二脉冲信号的电平状态相同，从而保证第二脉冲信号中的有效信号能够正常发挥控制作用。
61.这样，在采样过程中，第二脉冲信号的无效信号被屏蔽为预设值，从而待采样信号不会根据第二脉冲信号中的无效信号进行电平状态翻转，从而避免不必要的能量损耗。
62.进一步地，在一些实施例中，所述对第一脉冲信号和第二脉冲信号进行逻辑运算，确定待采样信号，可以包括：
63.对第二脉冲信号进行逻辑非运算，得到处理后第二脉冲信号；
64.将第一脉冲信号和处理后第二脉冲信号进行逻辑或非运算，得到待采样信号。
65.需要说明的是，在本技术实施例中，逻辑运算的具体过程为：在接收到第一脉冲信号和第二脉冲信号之后，对第二脉冲信号进行逻辑非处理，得到处理后第二脉冲信号；然后，将第一脉冲信号和处理后第二脉冲信号进行或非运算，得到待采样信号。应理解，以上仅为逻辑运算的一种可行方式，并不构成对本技术实施例的限制。
66.以下以dram的输入采样电路为例，对逻辑运算过程进行具体说明。
67.在dram中，第一脉冲信号可以是片选信号(cs_n信号)，第二脉冲信号可以是控制信号或地址信号(c/a信号)。根据dram的行业标准，一般片选信号为0时，该片选信号相应的c/a信号为有效信号；片选信号为1时，该片选信号相应的c/a信号为无效信号。
68.此时，在接收到片选信号和c/a信号以后，可以对片选信号进行非运算，得到处理后第二脉冲信号；对c/a信号和处理后第二脉冲信号进行或非运算，得到待采样信号。这样，在片选信号为1的时候，待采样信号始终为0，即待采样信号并不会随着c/a信号进行翻转；在片选信号为0的时候，待采样信号的电平状态会跟随第一脉冲信号进行变化。
69.这样，对逻辑运算过程来说，在片选信号为高电平的情况下，逻辑运算结果能够指示第二脉冲信号无效；在片选信号为低电平的情况下，逻辑运算结果能够指示第二脉冲信号有效。
70.这样，待采样信号仅会随着有效的c/a信号进行翻转，而无效的c/a信号被屏蔽掉，从而避免无意义的能量消耗。
71.s303：对待采样信号进行采样处理，得到目标采样信号。
72.需要说明的是，针对待采样信号进行采样处理，得到目标采样信号，以便于实现后续控制过程。
73.进一步地，在一些实施例中，所述对待采样信号进行采样处理，得到目标采样信号，可以包括：
74.接收标准时钟信号；
75.利用标准时钟信号对待采样信号进行采样，得到目标采样信号。
76.需要说明的是，在采样处理中，需要接收标准时钟信号，利用标准时钟信号对待采样信号进行采样，最终得到目标采样信号。
77.进一步地，在一些实施例中，该方法还可以包括：
78.对目标采样信号进行译码处理，得到目标信号。
79.需要说明的是，在得到目标采样信号后，还需要对目标采样信号进行译码处理，得到目标信号，该目标信号具体用于对dram的控制。
80.具体地，在一些实施例中，所述对目标采样信号进行译码处理，得到目标信号，可以包括：
81.确定采样后第一脉冲信号；其中，采样后第一脉冲信号是利用标准时钟信号对第一脉冲信号进行采样得到的；
82.根据采样后第一脉冲信号对目标采样信号进行译码处理，得到目标信号。
83.需要说明的是，在译码处理中，需要利用标准时钟信号对第一脉冲信号进行采样，得到采样后第一脉冲信号；然后，基于采样后第一脉冲信号对目标采样信号进行译码处理，以保证译码的正确性，最终得到目标信号。
84.综上，借助于本技术实施例提供的电路设计，能够达到在无效的c/a信号不停输入
时，输入采样电路通过屏蔽采样输入达到降低功耗的效果。
85.本技术实施例提供了一种输入采样方法，该方法包括：接收第一脉冲信号和第二脉冲信号；对第一脉冲信号和第二脉冲信号进行逻辑运算，确定待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；对待采样信号进行采样处理，得到目标采样信号。这样，通过对第一脉冲信号和第二脉冲信号进行逻辑运算，能够将第二脉冲信号中的无效信号进行屏蔽，进而待采样信号不会随着第一脉冲信号中的无效信号进行电平状态翻转，从而降低输入采样电路的功能损耗。
86.在本技术的另一实施例中，参见图4，其示出了本技术实施例提供的一种输入采样电路30的结构示意图。如图4所示，输入采样电路30可以包括：
87.第一信号输入端301，用于接收第一脉冲信号；
88.第二信号输入端302，用于接收第二脉冲信号；
89.逻辑运算器303，用于对第一脉冲信号和第二脉冲信号进行逻辑运算，得到待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；
90.第一采样子电路304，用于对待采样信号进行采样，得到目标采样信号。
91.需要说明的是，该输入采样电路属于集成电路，例如dram的command/address输入采样电路。
92.本技术实施例提供了一种输入采样电路30，输入采样电路30包括第一信号输入端301、第二信号输入端302、逻辑运算器303和第一采样子电路304，以上器件的具体的连接关系为：逻辑运算器303的两个输入端分别与第一信号输入端301和第二信号输入端302连接，逻辑运算器303的输出端与第一采样子电路304连接。
93.在这里，信号输入端301用于接收第一脉冲信号和第二脉冲信号；然后，由逻辑运算器303对第一脉冲信号和第二脉冲信号进行逻辑运算，得到待采样信号；最后，由第一采样子电路304对运算后输入信号进行采样，得到目标采样信号。这样，由于待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的，所以输入采样电路能够避免无意义的电平状态翻转，降低了dram的功率损耗。
94.进一步地，在一些实施例中，逻辑运算器303可以包括非门以及或非门；其中，
95.非门，用于对第二脉冲信号进行逻辑非运算，得到处理后第二脉冲信号；
96.或非门，用于对第一脉冲信号和处理后第二脉冲信号进行逻辑或非运算，得到待采样信号。
97.需要说明的是，逻辑运算器303包括非门和或非门，非门的输入端与第二信号输入端连接，或非门的第一信号输入端与第一信号输入端连接，或非门的第二信号输入端与非门的输出端连接。这样，通过非门对第二脉冲信号进行非运算，能够得到处理后第二脉冲信号；然后，通过或非门对第一脉冲信号和处理后第二脉冲信号进行或非运算，从而得到待采样信号。
98.以前述的dram为例，第一脉冲信号是指片选信号，第二脉冲信号是指c/a信号。若片选信号为0，则c/a信号有效，此时待采样信号的电平状态与c/a信号相同，保证了有效c/a信号能够正常对dram发挥控制作用。若片选信号为1，则c/a信号无效，此时待采样信号的电平状态恒定为0，即待采样信号不会随着无效c/a信号进行翻转，从而降低了功能损耗。
99.进一步地，在一些实施例中，第一采样子电路可以包括第三信号输入端和第一采样器，第三信号输入端与第一采样器的时钟端口连接，第一采样器的输入端与逻辑运算器的输出端连接；其中，
100.第三信号输入端，用于接收标准时钟信号；
101.第一采样器，用于利用标准时钟信号对待采样信号进行采样，得到目标采样信号。
102.需要说明的是，由于采样过程需要利用标准时钟信号为基准进行。因此，第一采样子电路304可以包括第三信号输入端和第一采样器。此时，第三信号输入端用于接收标准时钟信号；然后，第一采样器利用标准时钟信号对运算后输入信号进行采样，得到目标采样信号。在这里，第一采样器可以为锁存器。
103.进一步地，输入采样电路30还可以包括第二采样子电路，第二采样子电路可以包括第四信号输入端和第二采样器，第四信号输入端与第二采样器的时钟端口连接，第二采样器的输入端与第一信号输入端连接；其中，
104.第四信号输入端，用于接收标准时钟信号；
105.第二采样器，用于利用标准时钟信号对第一脉冲信号进行采样，得到采样后第一脉冲信号。
106.需要说明的是，对于输入采样电路而言，除了对第二脉冲信号的采样，还需要对第一脉冲信号进行采样，从而在后续译码过程中才能够根据第二脉冲信号实现对第一脉冲信号的正确译码。
107.因此，输入采样电路30还包括第二采样子电路，第二采样子电路包括第四信号输入端和第二采样器，第四信号输入端用于接收标准时钟信号，第二采样器用于利用该标准时钟信号实现对第一脉冲信号的采样，以得到采样后第一脉冲信号。在这里，第二采样器可以为锁存器。
108.一般来说，第一脉冲信号和第二脉冲信号需要基于同样频率的标准时钟信号进行采样。因此，可以利用一个时钟信号输入端同时作为第三信号输入端和第四信号输入端。
109.经过上述处理，在第二脉冲信号有效的情况下，能够确定第二脉冲信号经采样后得到的目标采样信号，以及确定第一脉冲信号经采样后得到的采样后第一脉冲信号。因此，在一些实施例中，输入采样电路30还包括译码器，译码器的两个输入端分别与第一采样子电路的输出端和第二采样子电路的输出端连接；其中，
110.译码器，用于根据采样后第一脉冲信号对目标采样信号进行译码处理，得到目标信号。
111.需要说明的是，输入采样电路30还可以包括译码器，从而根据采样后第一脉冲信号对目标采样信号进行译码处理，得到目标信号，以便于dram根据目标信号完成相应的操作指令。
112.综上所述，在本技术实施例提供的输入采样电路中，只有在第一脉冲信号有效时，待采样信号才会跟随第一脉冲信号进行状态翻转，即输入采样电路仅会对有效的第二脉冲信号进行采样并消耗能量，从而避免无意义的能量消耗。应理解，以上逻辑运算器的结构仅为一种示例，实际上，逻辑运算器303可以利用与门、或门、非门、与非门、或非门、同或门、异或门等进行多种逻辑组合以实现前述的效果，这些逻辑组合方式均在本技术实施例的保护范围之内。
113.本技术实施例提供了一种输入采样电路，该输入采样电路包括第一信号输入端，用于接收第一脉冲信号；第二信号输入端，用于接收第二脉冲信号；逻辑运算器，用于对第一脉冲信号和第二脉冲信号进行逻辑运算，得到待采样信号；其中，待采样信号是根据逻辑运算结果将第二脉冲信号中的无效信号进行屏蔽得到的；第一采样子电路，用于对待采样信号进行采样，得到目标采样信号。这样，通过对第一脉冲信号和第二脉冲信号进行逻辑运算，能够将第二脉冲信号中的无效信号进行屏蔽，进而待采样信号不会随着第一脉冲信号中的无效信号进行电平状态翻转，从而降低输入采样电路的功能损耗。
114.在本技术的又一实施例中，以dram中的c/a输入采样电路为例，对前述方法以及电路结构进行具体说明。参见图5，其示出了本技术实施例提供的另一种输入采样电路30的结构示意图。
115.如图5所示，该输入采样电路30包括第一信号输入端401、第二信号输入端402、逻辑运算器403、时钟信号输入端404、第一锁存器405、第二锁存器406和译码器407。其中，时钟信号输入端404和第一锁存器405构成前述的第一采样子电路，时钟信号输入端404和第二锁存器406构成前述的第二采样子电路。
116.第一信号输入端401、第二信号输入端102和时钟信号输入端404的本质均为接收器。在这里，第一信号输入端401用于接收外部的cs_n信号和参考(vrefca)信号，得到接收后的cs_n信号。第二信号输入端402用于接收外部的c/a信号和参考(vrefca)信号，得到接收后的c/a信号。时钟信号输入端404用于接收标准时钟信号(ckt信号/ckb信号)。应理解，“cs_n信号”经过与参考电压比较形成“接收后的cs_n信号”，即cs_n信号和接收后的cs_n信号的波形和功能是实质相同的，均是指片选信号。因此，类似的，c/a信号和接收后的c/a信号的波形和功能是实质相同的。
117.逻辑运算器403，与第一信号输入端401和第二信号输入端402相连，用于对cs_n信号和接收后的c/a信号进行逻辑运算，得到c/a input信号。
118.第一锁存器405，与第一信号输入端401和时钟信号输入端404相连，利用标准时钟信号对cs_n input信号(即接收后的cs_n信号)进行采样，得到cs_n output信号。也就是说，接收后的cs_n信号直接作为cs_n input信号被采样处理；
119.第二锁存器406，与逻辑运算器403和时钟信号输入端404相连，利用标准时钟信号采样c/a input信号，得到c/a output信号。也就是说，接收后的c/ainput信号需要与接收后的cs_n信号进行运算后被采样处理。
120.译码器407，与第一锁存器405和第二锁存器406相连，基于cs_n output信号对c/aoutput信号进行译码，得到cmd信号(相当于前述的目标信号)。
121.在本技术实施例中，当cs_n为0时，c/a信号有效；cs_n为1时，c/a信号无效。因此，逻辑运算器403包括一个非门以及或非门，从而对接收后的cs_n信号进行非运算，然后将运算结果与接收后的c/a信号一起进行或非运算，最终得到c/ainput信号，逻辑运算公式可如式(1)所示。
[0122][0123]
以图6为例，其示出了本技术实施例提供的一种输入采样电路的信号变化示意图。如图6所示，当cs_n信号为0(该dram为目标芯片)时，c/a input信号将跟随c/a信号变化，经
过译码后的cmd信号能够反映出c/a信号的指令内容；当cs_n为1(该dram为非目标芯片)时，如虚线圈所示，c/a input始终为0，不会随着c/a信号进行翻转，避免了无意义的功能消耗。
[0124]
也就是说，通过cs_n片选信号屏蔽非目标dram的c/a输入信号，使非目标dram的c/a input信号的数值不变，来降低c/a采样系统的功耗；对于目标dram的c/a信号，需要和cs_n片选信号做一个选择的组合逻辑。因此，在c/a输入采样系统中，如果该dram未接收到有效cs_n片选信号，便会屏蔽c/a信号，使c/a信号恒定为0。这样在未接收到有效cs_n片选信号的时候，即使外部有c/a信号，内部c/a采样系统也没有数据翻转，从而节省c/a采样系统的功耗。
[0125]
这样，借助于本技术实施例提供的电路设计，能够达到在无效的c/a信号不停输入时，输入采样电路通过屏蔽采样输入达到降低功耗的目的。应理解，dram c/a输入采样系统仅为本技术实施例示出的一个具体应用场景，但是本技术实施例并不但不局限于此范围，指令采集和低功耗系统均可采用此电路设计。
[0126]
综上所述，本技术实施例提供了一种输入采样电路，通过在c/a接收器的输入和c/a采样电路的中间插入一个涉及到cs_n input的控制逻辑门，在cs_n input为0的时候，c/a input正常传输，并被之后的ckt信号采样；在cs_n input为1的时候，c/a input被屏蔽为恒定值0，之后ckt信号不会发生采样翻转。
[0127]
这样，在cs_n片选信号为1，该dram不是目标芯片时，c/a输入信号在被ckt采样之前就会被屏蔽，使之恒定为0，从而减少c/a采样过程中因无效输入的信号翻转导致的电流消耗。由于c/a数据总线中，每个dram都存在单独的输入采样电路，即存在很多重复的采样模块，因此本技术实施例可以大量降低电路功耗。
[0128]
本技术实施例提供了一种输入采样电路，通过本实施例对前述实施例的具体实施方法进行了详细阐述，从中可以看出，通过对第一脉冲信号和第二脉冲信号进行逻辑运算，能够将第二脉冲信号中的无效信号进行屏蔽，进而待采样信号不会随着第一脉冲信号中的无效信号进行电平状态翻转，从而降低输入采样电路的功能损耗。
[0129]
在本技术的又一实施例中，提供了一种半导体存储器，该半导体存储器至少包括前述的输入采样电路30。
[0130]
对于该半导体存储器，由于其包括输入采样电路30，通过对第一脉冲信号和第二脉冲信号进行逻辑运算，能够将第二脉冲信号中的无效信号进行屏蔽，进而待采样信号不会随着第一脉冲信号中的无效信号进行电平状态翻转，从而降低输入采样电路的功能损耗。
[0131]
进一步地，该半导体存储器可以为dram。
[0132]
以上，仅为本技术的较佳实施例而已，并非用于限定本技术的保护范围。
[0133]
需要说明的是，在本技术中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0134]
上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
[0135]
本技术所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组
合，得到新的方法实施例。
[0136]
本技术所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
[0137]
本技术所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
[0138]
以上，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。