一种移位寄存器单元及数字微流控芯片驱动电路的制作方法

1.本发明涉及微流控技术领域，尤其是指一种移位寄存器单元、移位寄存器及数字微流控芯片驱动电路。


背景技术：

2.数字微流控(dmf)技术在生物、医学、化学等领域具有便携性、高完整性、低成本、高效率等优点，具有广阔的应用前景。
3.dmf的控制基于介质上电润湿(ewod)的原理。当电极上存在液体时，如果对电极施加电位，可以改变电极相应位置的固液界面的润湿性，并且液滴与电极界面之间的接触角也会相应变化。如果液滴区域中的电极之间存在电位差，导致接触角不同，则会产生横向驱动力，使液滴在电极基板上水平移动。如果我们通过控制外围电路向电极阵列输入调制电压信号，则可以在微流控芯片的二维平面上任意控制液滴的分布和运动。
4.高阵列像素尺寸与生物样品的高通量处理密切相关。可以说，具有大像素阵列的数字微流控芯片是实现片上生物样品的高通量和自动化处理的先决条件。然而，当今大多数传统的数字微流控芯片都使用无源电极阵列，其中每个像素电极通过单独的导线直接连接到控制电路。大大增加像素数意味着增加巨大信号线的数量和控制电路的复杂性，这无疑使阵列的设计和制造大大增加。
5.解决这个问题的方法就是有源矩阵技术，其是将薄膜晶体管(tft)集成到每个像素电极中，每个tft都相当于是一个电子开关，对栅极施加电压可以控制源漏电极间导通和关断。
6.移位寄存器在数字微流控芯片中的应用主要是提供驱动电压，以及数字微流控芯片与外部控制器之间的交互连接，能实现液晶面板的逐行扫描驱动功能。在传统的有源数字微流控芯片中，行扫描信号是由外接集成电路(g-cof)来实现的，而采用移位寄存电路，可以在外接电路仅提供几路控制信号的基础上，采用与薄膜晶体管(tft)同样制程的工艺制作出扫描驱动电路，实现逐行扫描驱动功能。因此，采用移位寄存器单元驱动节省了扫描驱动相关的集成电路，实现了制作成本的降低。
7.目前的数字微流控芯片中几乎没有使用移位寄存器做驱动电路，而且大部分移位寄存器单元不能完整移位一个周期，存在移位失败的问题，难以满足数字微流控芯片的需求。


技术实现要素：

8.为此，本发明所要解决的技术问题在于克服现有技术中移位寄存器单元存在移位失败的问题。
9.为解决上述技术问题，本发明提供了一种移位寄存器单元，包括：
10.第一反相器，被配置为当该第一反相器的输入端输入一个高电平信号时，其输出端输出一个低电平信号；
11.第二反相器，具有和所述第一反相器相同的配置，且
12.所述第一反相器和所述第二反相器具有共接在一高电位恒压电源上的高电平端和共接在一低电位恒压电源上的低电平端；
13.第一控制开关，设置在所述第一反相器的输入端和一外部输入信号之间，所述第一控制开关接受两个互补时钟信号的控制进行开启或关断；
14.第二控制开关，设置在所述第一反相器的输出端和所述第二反相器的输入端之间，所述第二控制开关接受两个互补时钟信号的控制进行开启或关断，且
15.所述两个互补时钟信号的周期均为输入信号单位电平长度的一半；
16.第一存储电容，其正极与所述第一反相器的输入端连接，负极接在所述低电位恒压源上；
17.第二存储电容，其正极与所述第二反相器的输入端连接，负极接在所述低电位恒压源上。
18.优选地，所述第一反相器和所述第二反相器具有具有相同的电路结构，其任意一个包括：
19.第一晶体管，其栅极接在所述第一控制开关的输出端，源极接在所述高电位恒压电源上，漏极接在所述第二控制开关的输入端；
20.第二晶体管，其栅极接在所述第一控制开关的输出端，源极接在所述低电位恒压电源上，漏极接在所述第二控制开关的输入端。
21.优选地，所述两个互补时钟信号为第一时钟信号和第二时钟信号；
22.所述第一时钟信号由时钟信号端直接产生；
23.所述第二时钟信号由所述时钟信号端通过第三反相器产生。
24.优选地，所述第一控制开关包括:
25.第三晶体管，其栅极接在所述时钟信号端上；
26.第四晶体管，其栅极接在所述第三反相器的输出端上；
27.所述第三晶体管和所述第四晶体管的漏极共接在输入端上，源极共接在所述第一反相器的输入端上；
28.所述第二控制开关包括:
29.第五晶体管，其栅极接在所述时钟信号端上；
30.第六晶体管，其栅极接在所述第三反相器的输出端上；
31.所述第五晶体管和所述第六晶体管的源极共接在所述第一反相器的输出端上，漏极共接在所述第二反相器的输入端上。
32.优选地，所述第三反相器包括：
33.第七晶体管，其栅极接在所述时钟信号端上，源极接在所述高电位恒压电源上，漏极接在所述第四晶体管和所述第六晶体管的栅极上；
34.第八晶体管，其栅极接在所述时钟信号端上，源极接在所述低电位恒压电源上，漏极接在所述第四晶体管和所述第六晶体管的栅极上。
35.优选地，所述移位寄存器单元还包括：
36.第三控制开关，连接在所述输入端和所述第一控制开关之间，该第三控制开关接受一复位信号的控制进行开启或关断。
37.优选地，所述高电位恒压源为一电压源，其输出电压大于30v。
38.优选地，所述晶体管为低温多晶硅薄膜晶体管。
39.本发明还提供了一种串入并出移位寄存器，包括多个上述的移位寄存器单元，所述串入并出移位寄存器的第一级移位寄存器单元的输入端接在一输入信号上，前一级移位寄存器单元的输出端与后一级移位寄存器单元的输入端连接，且每一级移位寄存器单元的输出端并行输出。
40.本发明还提供了一种数字微流控芯片驱动电路，包括上述的串入并出移位寄存器。
41.本发明的上述技术方案相比现有技术具有以下优点：
42.本发明所述移位寄存器单元由两个反相器级联构成，采用两个互补的时钟信号，并且时钟信号的周期为输入信号单位电平长度的一半；第一个时钟信号边沿时刻，当两个相反的时钟信号使得第一控制开关导通时，输入信号储存到第一存储电容上，然后通过第一反相器到达第二控制开关，此时第二控制开关截止，信号无法通过；第二个时钟信号边沿时刻时，第二控制开关导通，此时第二存储电容向地放电，保持低电平，然后通过第二级反相器。通过两级反相器的延时，实现了输入信号一个周期的移位，可以设置任意单元的状态，满足数字微流控芯片的需求。
附图说明
43.为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中：
44.图1是本发明移位寄存器单元电路结构示意图；
45.图2是移位寄存器单元的仿真波形图；
46.图3是本发明实施例提供的一种移位寄存器单元电路结构示意图；
47.图4是移位寄存器单元的电路时序图；
48.图5是五阶串入并出移位寄存器电路图；
49.图6是五阶串入并出移位寄存器电路仿真波形图(带负载：1pf电容和10gω电阻)。
具体实施方式
50.本发明的核心是提供一种移位寄存器单元及数字微流控芯片驱动电路，实现了输入信号一个周期的移位。
51.为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
52.请参考图1，图1为本发明所提供的移位寄存器单元电路结构示意图；具体如下：
53.第一反相器p1，被配置为当该第一反相器的输入端输入一个高电平信号时，其输出端输出一个低电平信号；
54.第二反相器p2，具有和所述第一反相器相同的配置，且
55.所述第一反相器和所述第二反相器具有共接在一高电位恒压电源vdd上的高电平
端和共接在一低电位恒压电源gnd上的低电平端；
56.第一控制开关t1，设置在所述第一反相器的输入端in和一外部输入信号之间，所述第一控制开关接受两个互补时钟信号的控制进行开启或关断；
57.第二控制开关t2，设置在所述第一反相器的输出端和所述第二反相器的输入端之间，所述第二控制开关接受两个互补时钟信号的控制进行开启或关断，且
58.所述两个互补时钟信号的周期均为输入信号单位电平长度的一半；
59.所述两个互补时钟信号为第一时钟信号和第二时钟信号；
60.所述第一时钟信号由时钟信号端clk直接产生；
61.所述第二时钟信号由所述时钟信号端通过第三反相器p3产生，减少了输入端口的数目，使得模块更加简洁，也可以不加反相器，直接输入两个互补的时钟信号。
62.第一存储电容c1，其正极与所述第一反相器的输入端连接，负极接在所述低电位恒压源上；
63.第二存储电容c2，其正极与所述第二反相器的输入端连接，负极接在所述低电位恒压源上。
64.本发明所述移位寄存器单元由两个反相器级联构成，采用两个互补的时钟信号，并且时钟信号的周期为输入信号单位电平长度的一半；第一个时钟信号边沿时刻，当两个相反的时钟信号使得第一控制开关导通时，输入信号储存到第一存储电容上，然后通过第一反相器到达第二控制开关，此时第二控制开关截止，信号无法通过；第二个时钟信号边沿时刻时，第二控制开关导通，此时第二存储电容向地放电，保持低电平，然后通过第二级反相器。通过两级反相器的延时，实现了输入信号一个周期的移位，可以设置任意单元的状态，满足数字微流控芯片的需求。
65.基于以上实施例，本实施例对移位寄存器单元进行进一步详细说明：
66.所述第一反相器和所述第二反相器具有具有相同的电路结构，其任意一个包括：
67.第一晶体管m4/m6，其栅极接在所述第一控制开关的输出端，源极接在所述高电位恒压电源上，漏极接在所述第二控制开关的输入端；
68.第二晶体管m5/m7，其栅极接在所述第一控制开关的输出端，源极接在所述低电位恒压电源上，漏极接在所述第二控制开关的输入端。
69.所述第一控制开关包括:
70.第三晶体管m8，其栅极接在所述时钟信号端上；
71.第四晶体管m9，其栅极接在所述第三反相器的输出端上；
72.所述第三晶体管和所述第四晶体管的漏极共接在输入端上，源极共接在所述第一反相器的输入端上；
73.所述第二控制开关包括:
74.第五晶体管m10，其栅极接在所述时钟信号端上；
75.第六晶体管m11，其栅极接在所述第三反相器的输出端上；
76.所述第五晶体管和所述第六晶体管的源极共接在所述第一反相器的输出端上，漏极共接在所述第二反相器的输入端上。
77.所述第三反相器包括：
78.第七晶体管m1，其栅极接在所述时钟信号端上，源极接在所述高电位恒压电源上，
漏极接在所述第四晶体管和所述第六晶体管的栅极上；
79.第八晶体管m2，其栅极接在所述时钟信号端上，源极接在所述低电位恒压电源上，漏极接在所述第四晶体管和所述第六晶体管的栅极上。
80.当clk为高电平时，第一控制开关t1截止，输入信号无法通过t1；2.5us时，第三晶体管上加载低电压，第四晶体管上加载高电压，第一控制开关导通，in信号可以第一控制开关到达电容，然后给电容充电，使得输入信号的高电压加载到电容上(波形如图2的v(net2)所示)，然后通过第一反相器到达第二控制开关t2(波形如图2的v(net1)所示)，第六晶体管上加载低电压，第五晶体管上加载高电压，此时t2截止，信号无法通过，存储在电容c2上(波形如图2的v(net3)所示)；5us时，t2导通，电容向地放电，保持低电平，信号通过第二反相器。通过两级反相器的延时，实现了输入信号一个周期的移位。
81.本发明简化了电路结构，一个串入并出移位寄存器单元仅需10个晶体管和2个电容。
82.如图3，基于以上实施例，本实施例提供的一种移位寄存器单元还包括第三控制开关m3，连接在所述输入端和所述第一控制开关之间，该第三控制开关接受一复位信号reset的控制进行开启或关断。
83.该移位寄存器电路通过第三控制开关实现复位功能，当reset信号为高电平时，m3截止，输入信号无法通过，reset信号为低电平时，m3导通。
84.基于以上实施例，本实施例对移位寄存器单元进行进一步详细说明：
85.所述晶体管为低温多晶硅薄膜晶体管，低温多晶硅(low temperature poly-silicon，ltps)是薄膜晶体管(tft)技术的一种，一般情况下低温多晶硅的制程温度应低于摄氏600度。与a-si相比，ltps有以下显著优点：ltps的电子迁移率要快100倍；把驱动ic的外围电路集成到基板上的可行性更强；反应速度更快，外观尺寸更小，联结和组件更少；系统设计更简单；稳定性更强；工作频率更高；
86.所述高电位恒压源为一电压源，其输出电压大于30v；
87.所述低电位恒压源为地端。
88.如图4所示，该串入并出移位寄存器单元电路输出高电平约为29.999v，输出低电平约为1.399mv。该电路可以很好地实现移位功能，产生的高低电平损失可以忽略不计。
89.本发明将基于ltps薄膜晶体管的移位寄存器的工作电压提高到30v，工作频率达到100khz。
90.基于以上实施例，本发明还提供了一种串入并出移位寄存器，包括上述的移位寄存器单元，所述串入并出移位寄存器的第一级移位寄存器单元的输入端接在一输入信号上，前一级移位寄存器单元的输出端与后一级移位寄存器单元的输入端连接，且每一级移位寄存器单元的输出端并行输出。
91.如图5，图为五阶串入并出移位寄存器电路；如图6，图6为五阶串入并出移位寄存器电路仿真波形图(带负载：1pf电容和10gω电阻)，该五阶串入并出移位寄存器电路的输出高电平约为30v，输出低电平约为1mv，但高电平信号中间会有一个微降，原因是，此时要给下一级寄存器传输信号，即充电。
92.本发明还提供了一种数字微流控芯片驱动电路，包括上述的串入并出移位寄存器，本发明采用cmos结构，有利于将移位寄存器集成在微流控芯片上，便于微流控芯片的驱
动及测试，节省了扫描驱动相关的集成电路，实现了制作成本的降低。本发明移位寄存器的高工作电压为数字微流控芯片中的ltps应用提供了高驱动电压的选择。
93.显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。