具有温度补偿作用的三维相变存储器写电路及写操作方法

1.本发明属于存储器技术领域，更具体地，涉及一种具有温度补偿作用的三维相变存储器写电路及写操作方法。


背景技术：

2.针对计算系统中动态随机存取存储器容量小的问题和nand闪存的高延迟问题，业界已提出具有双阈值开关的相变随机存取存储器(三维相变存储器)成为解决上述问题的方案。
3.但由于ots具有与温度相关的关态电流(ioff)和阈值电压(vth)，具有双阈值开关的相变随机存取存储器(三维相变存储器)的电压写操作受温度影响。三维相变存储器写入逻辑态“1”是通过控制字线和位线电压在交叉点阵列中选中某位置的单元加入一段固定时间的脉冲幅值大于vts的脉冲，以使得pcm晶化；而写入逻辑态“0”是通过控制字线，位线电压在交叉点阵列中选中某位置的单元加入一段固定时间的脉冲幅值大于vtr的脉冲，以使得pcm非晶化。随着温度的升高，ots的关断电流呈指数型变大，导致流经阵列中字线与位线上的漏电流也随着温度变化，字线与位线上的电压降vdrop也随着温度变化，进而导致施加在选中的存储单元上的有效电压随着其他未选中单元的ioff引起的vdrop的升高而降低。如果不处理这部分受温度影响的电压降，将可能增加电压写操作的失败率。温度的升高还将导致阈值电压接近线性降低。同样的，若不处理阈值电压随温度变化的影响，将可能导致电压写操作时不必要的功耗浪费和错误的半压开启。因此，综上所述，需要对三维相变存储器电压写操作进行温度补偿。


技术实现要素：

4.针对现有技术的以上缺陷或改进需求，本发明提供了一种具有温度补偿作用的三维相变存储器写电路及写操作方法，其目的在于对三维相变存储器电压写操作进行温度补偿，减小温度变化对写操作的影响。
5.为实现上述目的，按照本发明的一个方面，提供了一种具有温度补偿作用的三维相变存储器写电路，所述三维相变存储器具有呈阵列分布的存储单元，每个存储单元的位置为(wlx，bly)，其中，x为对应存储单元的字线位置，y为对应存储单元的位线位置，所有存储单元被划分为n个存储块，不同的存储块中的每个存储单元的(x+y)值处于不同区间，同一存储块中的每个存储单元的(x+y)值处于同一的区间，所述写电路包括字线供电电路和位线供电电路，其中，
6.所述字线供电电路的输出电压v
wl_in
随温度变化的电压变化系数为γ，与存储单元的阈值电压随温度变化的电压变化系数相同，用于向待选存储单元提供字线电压；
7.所述位线供电电路的输出支路串联有n个分压电阻，从每个分压电阻引出一个输出端以得到n个输出端，第i输出端为从第i个分压电阻ri引出的输出端且对应的第i输出电
压为其中，输出电压v
bl_ini
随温度变化的电压变化系数为δi且与第i个存储块的位线接收电压随温度变化的电压变化系数的相反数相同，分压电阻的阻值满足第i输出电压为v
bl_ini
用于向第i个存储块中待选存储单元提供位线电压。
8.在其中一个实施例中，所述字线供电电路包括阈值电压的温度补偿电路和字线电压输出极，所述字线电压输出极包括运放op1、电压源vdc1、运放op2、pmos管m1、nmos管m2和电阻r；
9.所述阈值电压的温度补偿电路的输出电压v
wl_bg1
具有电压变化系数γ；
10.所述电压源vdc1与所述输出电压v
wl_bh
叠加后输入运放op1的反相输入端，所述运放op1的正向输入端连接至pmos管m1的漏极形成第一端，运放op1的输出端连接至pmos管m1的栅极，pmos管m1的源极用于接入外部正向电压源；
11.所述运放op2的反相输入端接入原始字线电压v
wl
、正相输入端连接至nmos管m2的漏极形成第二端，所述运放op2的输出端连接至nmos管m2的栅极，nmos管m2的源极接地；
12.电阻r的两端分别连接至所述第一端和第二端，从所述第一端引出字线供电电路的输出电压。
13.在其中一个实施例中，所述字线供电电路还包括阵列字线输入极，所述阵列字线输入极包括运放op3、pmos管m3和电容c1；
14.所述运放op3的反相输入端连接至所述字线电压输出极的第一端，获取电压v
wl_bg1
，正相输入端与pmos管m3的漏极相连形成第三端，第三端通过电容c1接地，所述运放op3的输出端与pmos管m3的栅极相连，pmos管m3的源极接入外部电压源，以第三端输出的电压作为字线供电电路的输出电压v
wl_in
接入选中字线。
15.在其中一个实施例中，所述位线供电电路包括关态电流的温度补偿电路和位线电压输出极，所述位线电压输出极包括电压源vdc2、运放op4、运放op5、pmos管m4、nmos管m5和n个分压电阻r1～rn；
16.所述关态电流的温度补偿电路的输出电压v
bl_bg
具有电压变化系数δ1；
17.所述运放op4的反相输入端接入原始位线电压v
bl
、正相输入端连接至pmos管m4的漏极形成第四端，pmos管m4的源极用于接入外部负向电压源；
18.所述电压源vdc2与输出电压v
bl_bg
叠加后输入所述运放op5的反相输入端，op5的同相输入端连接至nmos管m5的漏极形成第五端，运放op5的输出端连接至nmos管m5的栅极，nmos管m5的源极接地；
19.n个分压电阻串联于第四端和第五端之间，且电阻r1至rn从第五端依次连接至第四端，其中，从第五端引出第一输出端，从电阻r(i-1)和ri之间引出第i输出端。
20.在其中一个实施例中，所述位线供电电路还包括阵列位线输入极，所述阵列位线输入极包括运放op6、nmos管m6和电容c2；
21.所述运放op6的正相输入端用于与至所述位线电压输出极的第i输出端连接，反相输入端连接至nmos管m6的漏极形成第六端，第六端通过电容c2接地运放，op6的输出端连接至nmos管m6的栅极，nmos管m6的源极接入外部负向电压源，以第六端输出的电压作为位线
供电电路的第i输出电压v
bl_ini
。
22.在其中一个实施例中，还包括选择电路，所述选择电路用于当接收到选通第i个存储块中的任一位线时，接通所述位线电压输出极的第i输出端和所述阵列位线输入极之间的连接，以向对应的位线提供第i输出电压v
bl_ini
。
23.在其中一个实施例中，所述阈值电压的温度补偿电路或所述关态电流的温度补偿电路包括：nmos管m11～m12，pmos管m13～m15，三极管q1～q(m-2)，电阻r11～r12；
24.pmos管m13～m15的源极均连接至外部电压源、且栅极均相互连接，
25.pmos管m13的漏极连接至nmos管m11的漏极，nmos管m11的源极和栅极相连，nmos管m11的源极连接至三极管q1的发射极，三极管q1的基极和集电极相连并接地；
26.pmos管m14的栅极和漏极相连，pmos管m14的漏极连接至nmos管m12的漏极，nmos管m12的栅极与nmos管m11的栅极相连，nmos管m12的源极通过电阻r11连接至三极管q2的发射极，三极管q2的基极和集电极相连并接地；
27.pmos管m15的漏极通过电阻r12连接至三极管q3的发射极，三极管q3～三极管q(m-2)依次连接且每个三级管的基极和集电极相连，三极管q(m-2)的集电极接地；
28.以pmos管m15漏端的电压作为温度补偿电路的输出电压；
29.在阈值电压的温度补偿电路中，三极管q2和q1的发射极面积之比以及m的取值满足使阈值电压的温度补偿电路的输出电压v
wl_bh
具有电压变化系数γ；
30.在关态电流的温度补偿电路中，三极管q2和q1的发射极面积之比以及m的取值满足使关态电流的温度补偿电路的输出电压v
wl_bg
具有电压变化系数δ1。
31.按照本发第二方面，提供了一种具有温度补偿作用的三维相变存储器写操作方法，将所有存储单元按照位置划分为n个存储块，不同的存储块中的每个存储单元的(x+y)值处于不同区间，同一存储块中的每个存储单元的(x+y)值处于同一的区间，所述写操作方法基于上述的具有温度补偿作用的三维相变存储器写电路进行，包括：
32.判断待选中存储单元所处的存储块，当待选中存储单元处于第i存储块时，将字线供电电路接入待选中存储单元对应的字线，将位线供电电路中的第i输出电压接入待选中存储单元对应的位线，以选中存储单元并进行数据写入。
33.按照本发明的第三方面，提供了一种具有温度补偿作用的三维相变存储器写电路，所述三维相变存储器具有呈阵列分布的存储单元，每个存储单元的位置为(wlx，bly)，其中，x为对应存储单元的字线位置，y为对应存储单元的位线位置，所有存储单元被划分为n个存储块，不同的存储块中的每个存储单元的(x+y)值处于不同区间，同一存储块中的每个存储单元的(x+y)值处于同一的区间，所述写电路包括字线供电电路和位线供电电路，其中，
34.所述位线供电电路的输出电压v
bl_in
随温度变化的电压变化系数为γ，与存储单元的阈值电压随温度变化的电压变化系数的相反数相同；
35.所述字线供电电路的输出支路串联有n个分压电阻，从每个分压电阻引出一个输出端以得到n个输出端，第i输出端为从第i个分压电阻ri引出的输出端且对应的第i输出电压为其中，输出电压v
wl_in
随温度变化的电压变化系数为δi且与第i个存储块的字线接收电压随温度变化的电压变化系数的相反数相同，分压电阻的阻
值满足第i输出电压为v
wl_ini
用于向第i个存储块中待选存储单元提供字线电压。
36.按照本发明的第四方面，提供了一种具有温度补偿作用的三维相变存储器写操作方法，将所有存储单元按照位置划分为n个存储块，不同的存储块中的每个存储单元的(x+y)值处于不同区间，同一存储块中的每个存储单元的(x+y)值处于同一的区间，所述写操作方法基于上述的具有温度补偿作用的三维相变存储器写电路进行，包括：
37.判断待选中存储单元所处的存储块，当待选中存储单元处于第i存储块时，将位线供电电路接入待选中存储单元对应的位线，将字线供电电路中的第i输出电压接入待选中存储单元对应的字线，以选中存储单元并进行数据写入。
38.总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
39.(1)本发明针对温度对存储单元阈值电压的影响以及温度对关态电流ioff的影响，分别通过字线供电和位线供电同时进行温度补偿，字线供电补偿其中的一种温度影响，位线供电补偿其中的另一种影响。本发明的其中一个方案，是选择字线供电补偿温度对阈值电压的影响，选择位线供电补偿温度对关态电流ioff的影响。本发明的另一个方案，是选择位线供电补偿温度对阈值电压的影响，选择字线供电补偿温度对关态电流ioff的影响。针对关态电流ioff的温度补偿降低了随温度升高而升高的的写操作的失败率；针对阈值电压vth的温度补偿减轻了温度升高造成的写操作时不必要的功耗浪费和错误的半压开启的几率。
40.(2)在补偿温度对漏电流的影响时，考虑到同一温度下阵列中存储单元的位置不同，关态电流ioff不同，因此，在补偿温度对关态电流ioff的影响时，将存储单元按照位置划分为多个存储块，每个存储块中的存储单元的位置处于同一区间内，并将输出电压分为多组，不同的输出电压对应不同的存储块，由此针对不同位置的存储单元进行不同程度的温度补偿。
41.(3)在针对补偿温度对漏电流的影响，通过分压电阻将输出电压分为多个，每一个输出电压对应有一个随温度变化的电压变化系数，通过设置分压电阻，使分压电阻的阻值满足可以使用同一个电路在输出支路同时输出n个具有不同变化系数的电压，以补偿不同位置的关态电流ioff的影响。
附图说明
42.图1为一实施例的第一种具有温度补偿作用的三维相变存储器写电路的电路框图；
43.图2为第一种字线电压输出极的电路图；
44.图3为一实施例的阵列字线输入极的电路图；
45.图4为一实施例的字线供电电路的电路图；
46.图5为第一种位线电压输出极的电路图；
47.图6为一实施例的阵列位线输入极的电路图；
48.图7为一实施例的位线供电电路的电路图；
49.图8为一实施例的温度补偿电路的电路图；
50.图9为一实施例的第二种具有温度补偿作用的三维相变存储器写电路的电路框图；
51.图10为第二种字线电压输出极的电路图；
52.图11为第二种位线电压输出极的电路图；
53.图12为一实施例的在25-85℃下阈值电压的仿真结果，其中，(a)～(c)为25℃下不同有效电压的i-t曲线，(d)～(f)为45℃下不同有效电压的i-t曲线；(g)～(i)为65℃下不同有效电压的i-t曲线；(g)～(l)为85℃下不同有效电压的i-t曲线；
54.图13为在25-85℃下加入了对阈值电压vth的温度补偿的4*4的三维相变存储器阵列选中单元电流的仿真结果，其中，(a)～(d)分别对应25℃、45℃、65℃、85℃下的仿真结果；
55.图14为在25℃、vdd幅值为0.6v时未加入对阈值电压vth的温度补偿的4*4的三维相变存储器阵列选中单元的电流仿真结果；
56.图15(a)～图15(d)分别为在25℃、45℃、65℃、85℃下未加入对关态电流ioff的温度补偿的129*128的三维相变存储器阵列选中单元高压端电压的仿真结果；
57.图16为模拟在45-85℃下加入了对关态电流ioff的温度补偿的129*128的三维相变存储器阵列选中单元高压端电压的仿真结果，其中，(a)～(c)分别对应45℃、65℃、85℃下的仿真结果。
具体实施方式
58.为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
59.为了便于理解本发明，首先对三维相变存储器及其写操作进行说明，三维存储器中的存储单元按照阵列排布，字线和位线交叉分布以使得每个存储单元可以通过字线和位线被选中。定义存储单元的位置为wlxbly，其中，x表示选中该存储单元的字线位置，y表示选中该存储单元的位线位置。当需要对位于wlxbly的存储单元进行写操作时，需要向第x字线施加字线电压v
wl
并向第y位线施加位线电压v
bl
以选中位于wlxbly的存储单元并向其施加有效电压v
eff
，通过有效电压v
eff
控制存储单元的状态，实现数据的写入，当有效电压v
eff
超过存储单元的阈值电压时，存储单元被打开，否则，存储单元不能被打开。字线电压和位线电压在选中存储单元的同时还为其提供有效电压，而当字线和位线电压从输入传输到存储单元，期间由于漏电流会造成电压降v
drop(ioff)
和开启电流造成的电压降v
drop(ion)
，因此有效电压v
eff
＝v
wl-v
bl-v
drop(ioff)-v
drop(ion)
。通常，字线电压为正电压，位线电压为与字线电压幅值相反的负电压。可以通过公式近似计算出于漏电流造成的电压降v
drop(ioff)
＝(x*(x-1)+y*(y-1))*i
off
*r/2。其中，x为选中的存储单元所在字线位置，y为选中的存储单元所在位线位置，如位置在wl10bl12的存储单元，x＝10，y＝12，x与y之和越大代表选中的存储单元越远，其对应的电压降v
drop(ioff)
也就越大。同时，不同的温度下，漏电流i
off
也不同，最终导
致有效电压随温度和存储单元位置的变化而变化。
60.基于此，本发明提出如下具有温度补偿作用的三维相变存储器写电路及写操作方法。
61.如图1所示为一实施例中的具有温度补偿作用的三维相变存储器写电路的电路框图，其包括带温度补偿的字线供电电路和带温度补偿的位线供电电路。
62.其中，所述字线供电电路的输出电压v
wl_in
会随温度变化，且随温度变化的电压变化系数为γ，与存储单元的阈值电压随温度变化的电压变化系数γ
′
相同。因此，在设计字线供电电路时，需提前获取阈值电压随温度变化的电压变化系数γ
′
，具体可通过仿真获得。不同的测试工具和测试方法，获得的电压变化系数γ
′
可能会有所不同，与真实的变化系数会存在一定的误差，但是总体上是趋近于真实变化系数。因此，在设计字线供电电路时，可以使其电压变化系数γ与所测得的阈值电压变化系数相同，以使电压变化系数γ趋近于阈值电压真实的变化系数，但可以有一定的误差，以实现温度补偿。例如，当阈值电压变化系数γ
′
＝1，则可以设置字线供电电路的电压变化系数γ为1.1、1.0、0.9、0.8等，只要在一定范围内补偿能够抵消全部或部分波动，减小温度影响即可。例如，当阈值电压随着温度的变化，降低10mv，由于字线供电电路的输出电压随温度变化的电压变化系数与阈值电压随温度变化的电压变化系数相同，因此，字线电压也降低约10mv，根据有效电压v
eff
＝v
wl-v
bl-v
drop(ioff)-v
drop(ion)
，不考虑其他变化，有效电压也降低约10mv，与阈值电压的变化基本同步，由此可以减轻温度变化造成的写操作时不必要的功耗浪费和错误的半压开启的几率。
63.其中，针对位线供电电路的设计，考虑到阵列中存储单元的位置不同，关态电流ioff不同，由漏电流造成的电压降不同，导致相同的位线输入，不同位置存储单元接收到的有效电压不同。因此，可以根据需要，可以划分n个位置区域，根据位置区间将存储阵列划分为n个存储块，每个存储块对应一个位置区间。例如，若x+y属于[0,a1]，则该存储单元属于块1，若x+y属于[a1,a2]，则该存储单元属于块2，若x+y属于[an-1，an]，则该存储单元属于为块n。若阵列大小为b1*b2，则an＝b1+b2。针对于每一个存储块，通过仿真分别获取每个存储块的位线接收电压随温度变化的电压变化系数δi
′
，该位线接收电压为传输至当前存储单元的实际电压，该位线接收电压是已经考虑了位线漏电流影响后的实际接收电压。
[0064]
基于此，本发明所设计的位线供电电路的输出支路串联有n个分压电阻，从每个分压电阻引出一个输出端以得到n个输出端，第i输出端为从第i个分压电阻ri引出的输出端且对应的第i输出电压为且对应的第i输出电压为其中，输出电压v
bl_ini
随温度变化的电压变化系数为δi且与第i个存储块的位线接收电压随温度变化的电压变化系数的相反数相同，分压电阻的阻值满足第i输出电压为v
bl_ini
用于向第i个存储块中待选存储单元提供位线电压。其中，根据有效电压的计算公式，当位线接收电压受温度影响而减小时，可以增大位线供电电路的输出电压，或，当位线接收电压受温度影响而增大时，可以减小位线供电电路的输出电压，来抵消温度的影响，以使有效电压维持稳定，因此，输出电压v
bl_ini
随温度变化的电压变化系数δi且与第i个存储块的位线接收电压随温度变化的电
压变化系数的相反数相同。而且，在本电路中，只需要通过前端电路调节得到第1输出端的输出电压随温度变化系数δ1，其他输出端的变化系数均可以通过调节分压电压的阻值实现，电路结构简单可控。
[0065]
在一实施例中，如图2所示，字线供电电路包括阈值电压的温度补偿电路和字线电压输出极，字线电压输出极包括运放op1、电压源vdc1、运放op2、pmos管m1、nmos管m2和电阻r。其中，阈值电压的温度补偿电路的输出电压v
wl_bg
具有电压变化系数γ。电压源vdc1与输出电压v
wl_bh
叠加后输入运放op1的反相输入端，运放op1的正向输入端连接至pmos管m1的漏极形成第一端，运放op1的输出端连接至pmos管m1的栅极，pmos管m1的源极用于接入外部正向电压源；运放op2的反相输入端接入原始字线电压v
wl
、正相输入端连接至nmos管m2的漏极形成第二端，运放op2的输出端连接至nmos管m2的栅极，nmos管m2的源极接地。电阻r的两端分别连接至第一端和第二端，从第一端引出字线供电电路的输出电压。其中，运放op2的反相输入端接入的原始字线电压v
wl
为常规下不考虑温度补偿的字线电压。其中，考虑到阈值电压的温度补偿电路随温度变化的电压变化系数能满足设计要求，但是其输出的电幅值可能偏离原始字线电压v
wl
，设置电压源vdc1，可以通过电压源vdc1调整输出电压的幅值，使得在室温下输出的电压幅值与原始字线电压v
wl
相等。在该电路中，在室温下，通过调节电压源vdc1，并检测电阻r的电流，当电阻r的电流为0时，说明已将输出的电压幅值调节至与原始字线电压v
wl
相等。而且，由于当向存储单元供电时，若存储单元阻值改变，输出电压可能会随之改变，本实施例通过设置该字线电压输出极，还能够保证输出电压不受后续电路的影响。
[0066]
进一步的，如图3和图4所示，所述字线供电电路还包括阵列字线输入极，所述阵列字线输入极包括运放op3、pmos管m3和电容c1；所述运放op3的反相输入端连接至所述字线电压输出极的第一端，获取电压v
wl_bg1
，正相输入端与pmos管m3的漏极相连形成第三端，第三端通过电容c1接地，所述运放op3的输出端与pmos管m3的栅极相连，pmos管m3的源极接入外部正向电压源，以第三端输出的电压作为字线供电电路的输出电压v
wl_in
接入选中字线。由于存储单元电流的变化会影响运放的状态，本实施例通过设置阵列字线输入极，可以保证输出电压不受存储单元电流变化的影响。
[0067]
在一实施例中，如图5所示，位线供电电路包括关态电流的温度补偿电路和位线电压输出极，所述位线电压输出极包括电压源vdc2、运放op4、运放op5、pmos管m4、nmos管m5和n个分压电阻r1～rn。所述关态电流的温度补偿电路的输出电压v
bl_bg
具有电压变化系数δ1。所述运放op4的反相输入端接入原始位线电压v
bl
、正相输入端连接至pmos管m4的漏极形成第四端，pmos管m4的源极用于接入外部负向电压源。所述电压源vdc2与输出电压v
bl_bg
叠加后输入所述运放op5的反相输入端，op5的同相输入端连接至nmos管m5的漏极形成第五端，运放op5的输出端连接至nmos管m5的栅极，nmos管m5的源极接地。n个分压电阻串联于第四端和第五端之间，且电阻r1至rn从第五端依次连接至第四端，其中，从第五端引出第一输出端，从电阻r(i-1)和ri之间引出第i输出端。类似于字线电压输出极的功能，位线电压输出极既能够调节输出电压的幅值，还能够保证输出电压不受后续阵列的影响。
[0068]
进一步的，如图6和图7所示，所述位线供电电路还包括阵列位线输入极，所述阵列位线输入极包括运放op6、nmos管m6和电容c2。所述运放op6的正相输入端用于与至所述位线电压输出极的第i输出端连接，反相输入端连接至nmos管m6的漏极形成第六端，第六端通
过电容c2接地运放op6的输出端连接至nmos管m6的栅极，nmos管m6的源极接入外部负向电压源，以第六端输出的电压作为位线供电电路的第i输出电压v
bl_ini
。类似于阵列字线输入极，该阵列位线输入极可以保证输出电压不受存储单元电流变化的影响。
[0069]
在一具体的实施例中，还包括选择电路，所述选择电路用于当接收到选通第i个存储块中的任一位线时，接通所述位线电压输出极的第i输出端和所述阵列位线输入极之间的连接，以向对应的位线提供第i输出电压v
bl_ini
。如图7所示，当待选存储单元位于第1存储块时，将位线电压输出极的第一输出端与列位线输入极连接并通过列位线输入极向待选存储单元的位线提供位线电压。其他存储块的操作与第1存储块的操作相同。
[0070]
在一实施例中，阈值电压的温度补偿电路和关态电流的温度补偿电路可以使用相同结构框架的温度补偿电路，通过调节温度补偿电路中相关原件的参数使其分别满足阈值电压的温度补偿和关态电流的温度补偿。如图8所示，温度补偿电路包括nmos管m11～m12，pmos管m13～m15，三极管q1～q(m-2)，电阻r11～r12。pmos管m13～m15的源极均连接至外部电压源、且栅极均相互连接，pmos管m13的漏极连接至nmos管m11的漏极，nmos管m11的源极和栅极相连，nmos管m11的源极连接至三极管q1的发射极，三极管q1的基极和集电极相连并接地；pmos管m14的栅极和漏极相连，pmos管m14的漏极连接至nmos管m12的漏极，nmos管m12的栅极与nmos管m11的栅极相连，nmos管m12的源极通过电阻r11连接至三极管q2的发射极，三极管q2的基极和集电极相连并接地；pmos管m15的漏极通过电阻r12连接至三极管q3的发射极，三极管q3～三极管q(m-2)依次连接且每个三级管的基极和集电极相连，三极管q(m-2)的集电极接地；以pmos管m15漏端的电压作为温度补偿电路的输出电压。该温度补偿电路的输出电压可表达为v＝a1*vt+a2*vd，vt为热电压，vd是二极管的开启电压。输出电压的随温度变化的电压变化系数可近似表示为a1*(85uv/k)-a2*(1.6mv/k)，a1＝(r2/r1)*ln(n)，n是q2和q1的发射极面积之比，a2＝m，m是r2所在支路的三极管组成的二极管个数。通过该公式可指导调整电路参数得到特定的输出电压的电压变化系数和输出电压。在阈值电压的温度补偿电路中，三极管q2和q1的发射极面积之比以及m的取值满足使阈值电压的温度补偿电路的输出电压v
wl_bh
具有电压变化系数γ。在关态电流的温度补偿电路中，三极管q2和q1的发射极面积之比以及m的取值满足使关态电流的温度补偿电路的输出电压v
wl_bg
具有电压变化系数δ1。
[0071]
相应的，本发明还涉及一种基于上述具有温度补偿作用的三维相变存储器写电路的写操作方法。在执行具体的写操作之前，先根据实际情况将所有存储单元按照位置划分为n个存储块，不同的存储块中的每个存储单元的(x+y)值处于不同区间，同一存储块中的每个存储单元的(x+y)值处于同一的区间，然后执行写操作，具体为：判断待选中存储单元所处的存储块，当待选中存储单元处于第i存储块时，将字线供电电路接入待选中存储单元对应的字线，将位线供电电路中的第i输出电压接入待选中存储单元对应的位线，以选中存储单元并进行数据写入。
[0072]
相应的，本发明还提出另一种具有温度补偿作用的三维相变存储器写电路，与上文第一种具有温度补偿作用的三维相变存储器写电路的主要区别在于，利用位线供电电路对阈值电压的温度影响进行补偿，利用字线供电电路对关态电流ioff的温度影响进行补偿。此时，基于有效电压的计算公式v
eff
＝v
wl-v
bl-v
drop(ioff)-v
drop(ion)
，当阈值电压随温度升高降低时，位线供电电路的输出电压需随温度的升高而增大，以使最终的有效电压减小，跟
随阈值电压的变化，因此，位线供电电路的输出电压随温度变化的电压变化系数需要与存储单元的阈值电压随温度变化的电压变化系数的相反数相同；当字线接收电压随温度减小时，导致有效电压减小，字线供电电路的输出电压需随温度而增大，当字线接收电压随温度增大小时，导致有效电压增大，字线供电电路的输出电压需随温度而减小，因此，字线供电电路的输出电压随温度变化的电压变化系数与第i个存储块的字线接收电压随温度变化的电压变化系数的相反数相同。基于此，另一种具有温度补偿作用的三维相变存储器写电路包括字线供电电路和位线供电电路，其中，
[0073]
所述位线供电电路的输出电压v
bl_in
随温度变化的电压变化系数为γ，与存储单元的阈值电压随温度变化的电压变化系数的相反数相同；
[0074]
所述字线供电电路的输出支路串联有n个分压电阻，从每个分压电阻引出一个输出端以得到n个输出端，第i输出端为从第i个分压电阻ri引出的输出端且对应的第i输出电压为其中，输出电压v
wl_in
随温度变化的电压变化系数为δi且与第i个存储块的字线接收电压随温度变化的电压变化系数的相反数相同，分压电阻的阻值满足第i输出电压为v
wl_ini
用于向第i个存储块中待选存储单元提供字线电压。其中，电路的具体设计细节可参考第一种电路的设计，例如，如图9所示，此处的字线供电电路也包含有关态电流的温度补偿电路、字线电压输出极、阵列字线输入极，位线供电电路也包含有阈值电压的温度补偿电路、位线电压输出极、阵列位线输入极。如图10所示，本方案中的字线电压输出极与第一种方案的字线电压输出极的区别在于，在第一端和第二端之间，依次串联了n个分压电阻，且从每个分压电阻中引出一个输出端。如图11所示，本方案中的位线电压输出极与第一种方案的位线电压输出极的区别在于，在第四端和第五端之间，串联电阻r，并引出一个输出端。
[0075]
相应的，基于第二种具有温度补偿作用的三维相变存储器写电路，也提出了一种写操作方法，与上文相同，在进行写操作之前，先将所有存储单元按照位置划分为n个存储块，不同的存储块中的每个存储单元的(x+y)值处于不同区间，同一存储块中的每个存储单元的(x+y)值处于同一的区间。然后执行写操作，具体为：判断待选中存储单元所处的存储块，当待选中存储单元处于第i存储块时，将位线供电电路接入待选中存储单元对应的位线，将字线供电电路中的第i输出电压接入待选中存储单元对应的字线，以选中存储单元并进行数据写入。
[0076]
通过以上具有温度补偿作用的三维相变存储器写电路及写操作方法，可以针对关态电流ioff的温度补偿降低了随温度升高而升高的的写操作的失败率；针对阈值电压vth的温度补偿减轻了温度升高造成的写操作时不必要的功耗浪费和错误的半压开启的几率。
[0077]
以下结合具体的实施例进一步进行详细说明。
[0078]
实施例1：
[0079]
对一个4*4的三维相变存储器阵列进行阈值电压vth的温度补偿。本例仿真采用smic0.18工艺的仿真库文件。电压写操作采用“1/2v”方案。三维相变存储器阵列中的存储单元为ots串联pcm的单元，在本实例中通过veriloga建立了模型用于仿真，ots单元高阻态为8m左右，低阻态为60k左右；pcm单元高阻态为80k，低阻态为6k。采用仿真测试电路，通过
将vdd接入wl0端，vcc接入bl0端选中位于wl0bl0的单元，vdd是一个上升时间和下降时间为2ns脉冲宽度为14ns的脉冲，vcc是一个与vdd脉冲幅值相反、其他全部一致的脉冲，其他字线和位线全接地。将vdd的脉冲幅值设为参数进行参数扫描得到在25-85℃下阈值电压的仿真结果如图12所示。可以看到随着温度的升高，阈值电压大约以3.34mv/k的速度降低，即，γ
′
＝-3.34mv/k。按照第一种方案，加入输出电压跟随阈值电压随温度的变化即输出电压的温度系数约为-3.34mv/k的字线供电电路，获取在25-85℃下选中单元的wl字线输入电压的仿真结果，25℃、45℃、65℃、85℃下的字线输入电压分别为457.322mv、391.894mv、324.447mv、255.087mv，可以看出温度补偿电路的输出电压通过字线的输入级输入到wl0，且随着温度的上升输出电压跟随阈值电压的下降而下降。假定位线电压不受温度的影响，始终为-450mv，且选中的是最近的单元，不考虑连线电阻上的电压降的影响，则在25℃时，选中单元上的有效电压为907.322mv，由图12可知在25℃时单元的阈值电压为0.9v，所以单元处于开启状态，如图13所示为在25-85℃下选中单元电流的仿真结果，由图13可知在25℃时单元的电流约等于15ua，约为1v/66kω，符合存储单元中ots和pcm单元都处于低阻态的电流数量级。同理在45、65、85℃时，被温度补偿过的字线电压分别为391.894mv、324.447mv、255.087mv，则选中单元上的电压分别为841.894mv、774mv、705.087mv，由图12可知在45、65、85℃时单元的阈值电压分别为0.85v、0.75v、0.7v，所以单元都处于开启状态，如图13所示，单元的电流约等于15ua，约为1v/66kω，符合存储单元中ots和pcm单元都处于低阻态的电流数量级。且由图13可知，单元开启后电流都维持15ua，没有出现骤降的情况，这表示对单元set成功，ots串联pcm的存储单元中的ots开启由高阻变为低阻，几乎同时pcm受电流加热作用晶化由高阻变为低阻，且保持为晶态(纯ots开启的话电流应为9ua左右)。这表明为对阈值电压vth的温度补偿效果较为良好，阵列的字线电压跟随阈值电压随温度的变化，降低了选中单元的功耗，且不影响对单元set的功能。图14是在25℃、vdd幅值为0.6v时选中单元的电流仿真结果。观察图11，电流幅值分别在12ns骤升为15ua、22ns骤降为9ua，说明选中存储单元中ots单元开启且pcm单元经历了晶态并到了非晶态。则1.2v为单元的vtr(非晶化阈值电压)，半压为0.6v。非晶化阈值电压vtr受环境温度的影响较小，在温度变化为60℃的情况下忽略温度变化对vtr的影响。由图12可知，在85℃，vdd幅值为0.6v时，单元未达到晶化阈值电压vts，不会开启。则当以1.2v电压进行reset操作时，半选单元(指与选中单元同字线或同位线的其他未选中单元)不会出现半压开启的情况。综上所述，温度补偿的效果良好。
[0080]
实施例2：
[0081]
对一个129*128的三维相变存储器阵列进行关态电流ioff的温度补偿。本例仿真采用smic0.18工艺的仿真库文件。电压写操作采用“1/2v”方案。在本实例中通过veriloga建立了模型用于仿真，ots单元高阻态为8m左右，低阻态为60k左右；pcm单元高阻态为80k，低阻态为6k。且ots串联pcm的单元的阈值电压约为0.86v，不受温度影响，纯考虑关态电流ioff对于三维相变存储器阵列的影响，以便于明显对关态电流ioff的温度补偿的效果。仿真测试电路通过将vdd接入wl128端，vcc接入bl127端选中位于wl128bl127的单元，vdd是一个上升时间和下降时间为2ns脉冲宽度为14ns的脉冲，vcc是一个与vdd脉冲幅值相反、其他全部一致的脉冲，其他字线和位线全接地。129*128的三维相变存储器阵列是由16*16个8*8三维相变存储器小阵列模块与16个1*8三维相变存储器小阵列模块连接在一起的，将连线
电阻设为100欧姆/单位距离，位于wl0bl0的单元，字线连线电阻为100ω，位线连线电阻为100ω，位于wl1bl0/wl0bl1的单元，字/位线连线电阻为200ω，位/字线连线电阻为100ω，以此可知位于wl128bl127的单元的字线连线电阻为12900ω，位线连线电阻为12800ω。将环境温度temp设为参数进行参数扫描得到在25-85℃下vdd的脉冲幅值为860mv的选中单元的仿真电流结果。同时扫描在25-85℃下选中单元的高端电压(字线接收电压)，结果如图15(a)～15(d)所示，低端电压(位线接收电压)约为高端电压的负数，选中单元的有效电压约为高端电压的两倍。由图15可知，随着温度的升高，关态电流变大，使得在选中路径上损失的vdrop升高，导致导通的选中单元的高端电压幅值由25℃的486mv降为45℃的474mv，65℃的455mv，85℃的433mv。并且，45℃、65℃的后半段和85℃的大半段选中单元的仿真电流在5ua左右震荡，说明ots在导通态和未导通态间跳跃，pcm由开启变为关闭，且温度越高，单元的不稳定状态越早出现，说明温度升高导致单元上的有效电压下降至不足以使得单元稳定在导通状态。由图15(a)～15(d)可知，单元高端电压由25℃的486mv下降至85℃的433mv，下降速度约为1mv/℃，即δ
′
＝-1mv/℃，由于存储单元wl128bl127字线长度和位线长度基本相等，可以认为其低端电压(位线接收电压)约为高端电压的负数，即，单元低端电压由25℃的-486mv上升至85℃的-433mv，加入对关态电流的温度补尝的字线温度补偿电路，该温度补偿电路的温度补偿系数为1mv/℃，采用vdd脉冲幅值分别为870mv，880mv，890mv且将vdd接入wl128端，-vdd接入bl127端模拟加入了对关态电流ioff的温度补偿的仿真结果。模拟加入了对关态电流ioff的温度补偿的129*128的三维相变存储器阵列选中单元电流以及加入了对关态电流ioff的温度补偿的129*128的三维相变存储器阵列选中单元高端电压的仿真结果。由图16可知，45、65和85℃时选中单元都处于导通状态，13ua左右且高端电压分别为479mv，474mv，461mv，说明温度补偿效果良好。
[0082]
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。