掉电保护方法、掉电保护电路、芯片、电子设备及系统与流程

1.本技术涉及集成电路技术领域，特别涉及一种掉电保护方法、掉电保护电路、芯片、电子设备及系统。


背景技术：

2.闪存(flash)是存储芯片的一种，通过特定的程序可以修改闪存里面的数据。flash在电子以及半导体领域内往往表示flash memory的意思，全名叫flash eeprom memory。其中，eeprom(electrically erasable programmable read only memory)是指带电可擦可编程只读存储器。因此，闪存存储器又称闪存，它结合了只读存储器(read only memory，rom)和随机存取存储器(random access memory，ram)的长处，不仅具备电子可擦除可编程(eeprom)的性能，还可以快速读取数据(nvram的优势)，使数据不会因为断电而丢失。闪存的工作模式可以包括非擦写模式和擦写模式，其中非擦写模式包括执行读操作的读模式以及闪存不工作的模式，对应的系统电源供电状态可以标记为非擦写状态；擦写模式主要执行擦除操作或写操作，对应的系统电源供电状态可以标记为擦写状态。
3.当闪存的工作模式处于擦写模式时，异常掉电可能会导致闪存中的数据丢失或导致闪存出现物理性损坏。并且，闪存处于工作模式期间也需要正确的电源指示信号，才能在发生掉电时实现全面、准确的掉电保护。例如，上述电源指示信号需要对处于擦写状态的闪存电源进行监测，若电源出现异常掉电，该电源指示信号需要做出正确指示，及时对闪存采取掉电保护措施。


技术实现要素：

4.本技术的一些实施方式提供了一种掉电保护方法、掉电保护电路、芯片、电子设备及系统，以下从多个方面介绍本技术，以下多个方面的实施方式和有益效果可互相参考。
5.第一方面，本技术实施例提供了一种掉电保护方法，应用于掉电保护电路，掉电保护电路设置在闪存与闪存的供电电源之间，该方法包括：获取闪存的工作模式信号，并基于闪存的工作模式信号生成用于指示闪存处于第一工作模式的第一控制信号；响应于第一控制信号，对第一电源和第二电源进行掉电检测，其中第一电源为闪存的供电电源，第二电源为第一电源经稳压处理后得到的电源，并且第一电源输出的第一电压大于第二电源输出的第二电压，第二电源向闪存供电；基于对第一电源和第二电源的掉电检测结果，确定向闪存输出的第一类电源指示信号，其中第一类电源指示信号包括掉电指示信号或正常供电指示信号，掉电指示信号用于指示闪存退出第一工作模式并保存当前数据。
6.上述第一工作模式例如是闪存的擦写模式，上述第一控制信号例如可以是高电平状态的ew_active信号。上述第一电源例如可以是闪存所工作的系统提供的系统电源，即上述供电电源。上述第二电源例如可以是基于系统电源产生的稳压core电源。
7.因此，上述第一方面提供的掉电保护方法，即当闪存工作在擦写模式时，可以触发对系统电源的电压监测、并且基于系统电源产生用于在闪存掉电时继续为闪存供电的core
电源，以在闪存保持擦写模式工作的过程中预防闪存掉电而进行掉电保护，并且掉电时输出较低电压的core电源还可以留给闪存充足的时间完成数据存储。如此，可以保障对闪存的掉电保护不依赖于外部电源，基于系统电源产生的core电源便可以满足掉电保护过程中的供电需求。
8.在上述第一方面的一种可能的实现中，上述掉电保护电路包括对第一电源预设的第一电压阈值、以及对第二电源预设的第二电压阈值，并且对第一电源和第二电源进行掉电检测，包括：将第一电源的输出电压与第一电压阈值进行比较，并基于比较的结果确定对第一电源的掉电检测结果；以及，将第二电源的输出电压与第二电压阈值进行比较，并基于比较的结果确定对第二电源的掉电检测结果。
9.在上述第一方面的一种可能的实现中，基于比较的结果确定对第一电源的掉电检测结果，包括：检测到第一电源的输出电压大于第一电压阈值，确定第一电源未掉电；或者，检测到第一电源的输出电压小于第一电压阈值，确定第一电源掉电。
10.在上述第一方面的一种可能的实现中，基于比较的结果确定对第二电源的掉电检测结果，包括：检测到第二电源的输出电压大于第二电压阈值，确定第二电源未掉电；或者，检测到第二电源的输出电压小于第二电压阈值，确定第二电源掉电。
11.在上述第一方面的一种可能的实现中，基于对第一电源和第二电源的掉电检测结果，确定向闪存输出的第一类电源指示信号，包括：检测到第一电源掉电或者确定第二电源掉电，确定向闪存输出的第一类电源指示信号为掉电指示信号。
12.在上述第一方面的一种可能的实现中，闪存的工作模式还包括第二工作模式，并且方法还包括：基于闪存的工作模式信号生成用于指示闪存处于第二工作模式的第二控制信号，其中闪存工作在第二工作模式时不需要进行掉电保护；响应于第二控制信号，检测对第二电源输入的关断控制信号以及指示第二电源是否上电成功的复位指示信号；基于检测的结果，确定向闪存发送的第二类电源指示信号，第二类电源指示信号包括主动掉电指示信号和正常供电指示信号。
13.在上述第一方面的一种可能的实现中，基于检测的结果，确定向闪存发送的第二类电源指示信号，包括：检测到对第二电源输入的关断控制信号、或者检测到复位指示信号指示第二电源未完成上电复位，确定向闪存发送的第二类电源指示信号为主动掉电指示信号。
14.上述第二工作模式例如可以是闪存的非擦写模式，对应生成的第二控制信号例如可以是低电平状态的ew_active信号。此模式下，由于不存在数据丢失的风险，因此无需对闪存进行掉电保护。此时可以关闭掉电保护电路的部分功能模块，例如，可以通过控制对系统电源进行电压监测的电源比较模块下电来停止电压监测。同时，在该模式下还可以触发系统电源进入主动掉电状态，例如通过控制产生上述core电源的稳压模块下电来进入主动掉电状态，令基于系统电源产生的上述core电源逐渐降低至零。如此，可以在不需要对闪存进行掉电保护时，例如闪存处于该模式时，对一些电路模块进行下电处理，从而有效降低系统功耗，有利于节能。
15.在上述第一方面的一种可能的实现中，闪存的第一工作模式为擦写模式。
16.第二方面，本技术实施例提供了一种掉电保护电路，该掉电保护电路包括：
17.稳压模块，用于接收第一电源输入的第一电压并提供第二电源，其中第一电源为
掉电保护电路的供电电源，第二电源对应输出的第二电压低于第一电压；
18.数字控制模块，用于获取闪存的工作模式信号，并基于工作模式信号生成用于指示闪存处于第一工作模式的第一控制信号，其中闪存的供电电源为第一电源，闪存工作在第一工作模式时需要进行掉电保护；
19.逻辑模块，用于响应第一控制信号，根据对第一电源和第二电源的掉电检测结果，确定向闪存输出的第一类电源指示信号，第一类电源指示信号包括掉电指示信号或正常供电指示信号，掉电指示信号用于指示闪存退出第一工作模式并保存当前数据。
20.在上述第二方面的一种可能的实现中，掉电保护电路还包括：
21.第一电源比较模块，用于响应第一控制信号，对第一电源进行掉电检测，并将对第一电源的掉电检测结果发送给逻辑模块；
22.第二电源比较模块，用于响应第一控制信号，对第二电源进行掉电检测，并将对第二电源掉电检测结果发送给逻辑模块。
23.在上述第二方面的一种可能的实现中，掉电保护电路还包括：
24.参考模块，用于向第一电源比较模块提供第一电压阈值，以及向第二电源比较模块提供第二电压阈值。
25.在上述第二方面的一种可能的实现中，第一电源比较模块响应第一控制信号，对第一电源进行掉电检测，包括：
26.第一电源比较模块将第一电源的输出电压与第一电压阈值进行比较；
27.第一电源比较模块检测到第一电源的输出电压大于第一电压阈值，确定第一电源未掉电；
28.第一电源比较模块检测到第一电源的输出电压小于第一电压阈值，确定第一电源掉电。
29.在上述第二方面的一种可能的实现中，逻辑模块根据对第一电源的掉电检测结果以及对第二电源的掉电检测结果，确定向闪存输出的第一类电源指示信号，包括：
30.逻辑模块根据接收到的第一电源掉电的掉电检测结果，确定向闪存输出的第一类电源指示信号为掉电指示信号。
31.在上述第二方面的一种可能的实现中，第二电源比较模块响应第一控制信号，对第二电源进行掉电检测，包括：
32.第二电源比较模块将第二电源的输出电压与第二电压阈值进行比较；
33.第二电源比较模块检测到第二电源的输出电压大于第二电压阈值，确定第二电源未掉电；或者，
34.第二电源比较模块检测到第二电源的输出电压小于第二电压阈值，确定第二电源掉电。
35.在上述第二方面的一种可能的实现中，逻辑模块根据对第一电源的掉电检测结果以及对第二电源的掉电检测结果，确定向闪存输出的第一类电源指示信号，包括：
36.逻辑模块根据接收到的第二电源掉电的掉电检测结果，确定向闪存输出的第一类电源指示信号为掉电指示信号。
37.在上述第二方面的一种可能的实现中，数字控制模块，还用于基于工作模式信号生成用于指示闪存的第二工作模式的第二控制信号，其中闪存工作在第二工作模式时不需
要进行掉电保护；并且，
38.逻辑模块，还用于响应第二控制信号，检测对第二电源输入的关断控制信号以及指示第二电源是否上电成功的复位指示信号，并且基于检测的结果，确定向闪存发送的第二类电源指示信号，其中第二类电源指示信号包括主动掉电指示信号和正常供电指示信号。
39.在上述第二方面的一种可能的实现中，逻辑模块基于检测的结果，确定向闪存发送的第二类电源指示信号，包括：
40.逻辑模块检测到对第二电源输入的关断控制信号、或者检测到复位指示信号指示第二电源未完成上电复位，确定向闪存发送的第二类电源指示信号为主动掉电指示信号。
41.在上述第二方面的一种可能的实现中，稳压模块为包括稳压电路或者稳压器，逻辑模块包括逻辑电路，其中逻辑电路为与门逻辑电路或者或门逻辑电路。
42.在上述第二方面的一种可能的实现中，第一电源比较模块或第二电源比较模块包括比较电路或者比较器。
43.第三方面，本技术提供了一种芯片，包括：上述第二方面以及各种可能的实现提供的掉电保护电路，其中，掉电保护电路用于执行上述第一方面以及各种可能的实现提供的掉电保护方法，以对连接的闪存进行掉电保护。
44.第四方面，本技术提供了一种电子设备，包括：上述第二方面及各种可能的实现提供的掉电保护电路，用于对电子设备的闪存进行掉电保护；存储器，用于存储由电子设备的一个或多个处理器执行的指令，以及处理器，是电子设备的处理器之一，用于控制闪存的工作模式切换以触发上述掉电保护电路执行上述第一方面及各种可能的实现中提供的掉电保护方法。
45.第五方面，本技术实施例提供了一种片上系统，该片上系统包括闪存和上述第二方面及各种可能的实现提供的掉电保护电路，并且，闪存在片上系统中工作时，使掉电保护电路执行上述第一方面及各种可能的实现提供的掉电保护方法。
46.根据本技术的第一方面提供的掉电保护方法、第二方面提供的掉电保护电路、第三方面提供的芯片以及第四方面提供的电子设备和第五方面提供的片上系统，能够适应各种复杂的电源组成情况以及异常掉电场景，对处于擦写模式的闪存进行掉电保护，以保证闪存中擦写涉及的数据不会因异常掉电而丢失。并且，在闪存处于非擦写模式时，掉电保护电路能够主动对部分功能模块进行下电处理，并支持识别主动掉电状态，可实现节能降耗，有利于提高闪存的供电电源的续航能力。
附图说明
47.图1根据本技术一些实施例提供了一种flash电源监测及指示电路100的电路结构示意图。
48.图2根据本技术实施例1提供了一种掉电保护方法的实施流程示意图。
49.图3a根据本技术实施例1提供了一种系统电源和core电源的掉电-上电时序示意图。
50.图3b根据本技术实施例1提供了一种flash电源监测及指示电路100输出电源指示信号pdm信号的时序示意图。
51.图4根据本技术实施例2提供了一种掉电保护方法的实施流程示意图。
52.图5根据本技术实施例3提供了另一种掉电保护方法的实施流程示意图。
53.图6根据本技术一些实施例提供了一种片上系统的系统结构框图。
具体实施方式
54.为了便于理解本技术实施例提供的技术方案，下面先对本技术涉及的一些电路概念进行解释。
55.(1)高电平，用于表示电压高的状态,在数字逻辑电路中可以采用二进制将高电平标记为1。在一些示例中，通常可以规定高电平为3.5v至5v之间的任意值，也可以设定为其他值，在此不做限制。
56.(2)低电平，用于表示电压低的状态,在数字逻辑电路中可以采用二进制将低电平标记为0。在一些示例中，通常可以规定低电平为0至0.25v之间的任意值，也可以设定为其他值，在此不做限制。
57.可以理解，在一些逻辑电平中，还包括输入高电平(vih)、输入低电平(vil)、输出高电平(voh)、输出低电平(vol)等参数。其中，
58.输入高电平(vih)是保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于vih时，则认为输入电平为高电平。
59.输入低电平(vil)是保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于vil时，则认为输入电平为低电平。
60.输出高电平(voh)是保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此voh。
61.输出低电平(vol)是保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此vol。
62.对于一般的逻辑电平，以上参数的关系通常为：voh》vih》vt》vil》vol，其中vt为逻辑电平中任一电路处的电平。
63.下面将结合附图对本技术实施提供的掉电保护方法的具体实施方式进行详细描述。
64.基于前述背景技术所描述的，为了使闪存在擦写模式下数据不会因为断电而丢失，需要对闪存采取掉电保护措施。
65.目前的掉电保护方案通常仅监测闪存的供电电源的电压值来监测电源是否掉电，并在掉电时给出电源指示信号进行告警，同时还可以利用储能元件作为备用电源为闪存供电，以支持闪存逐渐退出工作模式并保存相关数据。然而，这种掉电保护方案需保持电源监测模块持续监测，功耗较大且监测效率低下，并且依赖于储能元件延长供电时间，也可能会由于储能元件的电能不足而无法支持数据保存过程的完成。另外对于一些复杂的掉电场景，例如多电源掉电等场景，目前的掉电保护方案也无法适用，即场景适应性较差。
66.为了解决上述技术问题，本技术实施例提供了一种掉电保护方法。具体地，该方法通过获取闪存当前的工作模式来控制系统电源的供电状态，包括在闪存处于擦写模式下触发对系统电源的电压监测、并且基于系统电源产生为闪存供电的core电源，以在闪存保持擦写模式工作的过程中，若系统电源掉电，core电源将维持一段时间，系统电源掉电先出告
警信号，留给闪存充足的时间完成数据存储。如此，可以保障对闪存的掉电保护不依赖于外部电源。当基于系统电源产生的core电源上电成功时，方可支持闪存进入擦写模式。。
67.并且，该方法还包括在闪存处于非擦写模式下触发停止对系统电源的电压监测，并且可以触发系统电源进入主动掉电状态。例如，可以通过控制对系统电源进行电压监测的电源比较模块下电来停止电压监测，以及通过控制产生上述core电源的稳压模块下电来进入主动掉电状态，包括令基于系统电源产生的上述core电源逐渐降低至零。如此，可以在不需要对闪存进行掉电保护时，例如闪存处于非擦写模式时，对一些电路模块进行下电处理，从而有效降低系统功耗，有利于节能。
68.图1根据本技术实施例提供的掉电保护方法示出了一种闪存电源监测及指示电路的电路结构示意图。
69.如图1所示，flash电源监测及指示电路100可以包括电源监测模块110和电源指示模块120。
70.其中，电源监测模块110可以包括第一电源比较模块111、第二电源比较模块112、参考模块113、稳压模块114以及第二电源上电复位模块115和“与门”。其中，第一电源比较模块111的输入端可以连接第一电源以及参考模块113。第二电源比较模块112的输入端可以通过稳压模块114连接第一电源以及参考模块113。第一电源比较模块111和第二电源比较模块112的输出端可以经过“与门”连接至电源指示模块120中的逻辑模块122。其中，第一电源比较模块111、第二电源比较模块112、参考模块113、稳压模块114以及第二电源上电复位模块115可以通过相应的硬件电路实现。例如第一电源比较模块111、第二电源比较模块112可以通过比较电路或者称比较器实现，稳压模块114可以通过稳压电路或者称稳压器实现，第二电源上电复位模块115可以通过复位电路实现等。
71.可以理解，上述第一电源为系统电源，例如闪存所嵌入的soc系统或者其他系统或电子设备提供的供电电源，用于为flash电源监测及指示电路100供电。上述第二电源为系统电源经稳压模块114输出的core电源，其中稳压模块114用于对第一电源的输出电压进行降压转换后提供core电源。而参考模块113用于提供参考电压，以作为第一电源比较模块111和第二电源比较模块112监测第一电源和稳压电源是否异常的比较基础。
72.在另一些实施例中，上述第一电源比较模块111也可以称为第一电源比较器、上述第二电源比较模块112也可以称为第二电源比较器，稳压模块114也可以称为稳压器，等等，在此不做限制。
73.继续参考图1所示，电源指示模块120可以包括数字控制模块121以及逻辑模块122。其中，数字控制模块121可以连接闪存，用于获取闪存的工作模式信号，进而可以基于所获取的工作模式信号对应输出用于触发电源监测模块110进行电源监测以及主动掉电等工作状态的ew_active信号。例如当数字控制模块121输出的ew_active信号为高电平时，表明闪存工作模式为擦写模式，此时可以触发电源监测模块110监测处于擦写状态的系统电源是否掉电。此时电源监测模块110可以通过稳压模块114将第一电源部分转换为core电源输出，作为闪存异常掉电时控制减缓掉电速度，延缓掉电时长，以支持闪存完成数据保存的备用供电电源。其中，数字控制模块121还用于输出对电源监测模块110中的稳压模块114输出的关断控制信号flash_power_en，以控制对稳压模块114上电从而输出core电源作为第二电源。该第二电源可以用于实现异常掉电保护，具体将在下文详细说明，在此不做赘述。
74.其中，数字控制模块121可以通过处理器运行相应的控制算法实现相应信号的收发。逻辑模块122则可以通过一些逻辑电路实现。例如，在一些实施例中，该逻辑电路可以是与门与或门结合的逻辑电路，在判断接收到的各信号进行逻辑计算的结果为高电平时输出高电平的pdm信号，结果为低电平时输出低电平的pdm信号。在另一些实施例中，上述逻辑电路也可以是其他形式的逻辑电路，在此不做限制。
75.而当数字控制模块121输出的ew_active信号为低电平时，表明闪存工作模式为非擦写模式，此时电源监测模块110中第一电源比较模块111、第二电源比较模块112可以不再工作，稳压模块114也可以进入主动掉电状态，最终也可以下电不再工作，如此又可以有效节约功耗。
76.逻辑模块122用于根据数字控制模块121输出的ew_active信号确定闪存供电电源当前的供电状态，包括擦写状态和非擦写状态。进而可以根据擦写状态对应的电源监控逻辑，监测电源是否出现异常掉电，并输出用于指示闪存是否退出擦写模式的控制信号，例如图1所示的逻辑模块122输出的pdm信号。
77.逻辑模块122还可以根据非擦写状态对应的电源监控逻辑，仅根据第二电源上电复位模块115输出的上电指示信号reset、以及稳压模块114输出的关断控制信号flash_power_en，监测是否进入主动掉电状态，即保持系统电源正常供电并关闭稳压模块114，使第二电源上电复位模块115输出的reset信号为低电平。如此，可以在闪存处于非擦写模式，对应的电源工作状态处于非擦写状态时，主动关闭稳压模块以降低系统功耗。
78.具体地，基于上述图1所示的flash电源监测及指示电路100，下面先结合图1对flash电源监测及指示电路100的工作原理进行说明。
79.如图1所示，系统电源可以为flash电源监测及指示电路100供电，即输入系统电源v
sys
。基于上述flash电源监测及指示电路100实现的信号处理过程可以包括以下两种信号处理路径。
80.信号处理路径(一)
81.当电源指示模块120中的数字控制模块121输出的ew_active信号为高电平时，表明此时闪存的工作模式为擦写模式。如果此时系统电源发生异常掉电，则需要对闪存进行掉电保护，包括进行掉电预警以及及时退出擦写模式，避免数据损失和物理性损坏。此时，flash电源监测及指示电路100可以采用信号处理路径(一)执行电路中各结构的输入输出信号的处理过程，来实现掉电保护。
82.具体地，该信号处理路径(一)对应执行的输入输出信号处理过程可以包括以下几个方面：
83.第一方面，参考模块113可以提供稳定的第一电压阈值v
ref1
和第二电压阈值v
ref2
作为参考源电压。其中v
ref1
用于作为第一电源比较模块111监测v
sys
是否掉电的比较基础。若v
sys
大于v
ref1
，则v
sys
未掉电，第一电源比较模块111输出的x1信号为高电平；反之，若v
sys
小于v
ref1
，则v
sys
发生掉电，第一电源比较模块111输出的x1信号为低电平。
84.第二方面，稳压模块114可以将系统电源v
sys
转换为稳定且电压较低的core电源v
core
，并且第二电源比较模块112可以通过将稳压模块114输出的v
core
与参考模块113提供的v
ref2
进行比较，来监测稳压模块114是否掉电。若v
core
大于v
ref2
，则v
core
未掉电，第二电源比较模块112输出的x2信号为高电平；反之，若v
core
小于v
ref2
，则v
core
掉电，第二电源比较模块
112输出的x2信号为低电平。
85.进而，通过“与门”对上述第一电源比较模块111输出的x1信号、第二电源比较模块112输出的x2信号进行“相与”逻辑监测，便可以确定作为逻辑模块122的输入信号的power_ok信号状态，从而影响逻辑模块122输出的pdm信号状态。其中，该信号状态是指信号为高电平或低电平的状态。
86.可以理解，若电源处于正常工作状态，此时第一电源比较模块111输出的x1信号和第二电源比较模块112输出的x2信号均为高电平，则“与门”输出的power_ok信号也为高电平，逻辑模块122接收输入的高电平power_ok信号，将输出高电平pdm信号，指示闪存退出擦写模式。若电源发生异常掉电，稳压模块的输出电源v
core
也会随着v
sys
掉电而掉电。此时第一电源比较模块111输出的x1信号与第二电源比较模块112输出的x2信号中至少一项为低电平，则“与门”输出的power_ok信号为低电平，逻辑模块122接收输入的低电平power_ok信号，将输出低电平pdm信号，指示闪存正常工作。
87.本技术实施例提供的上述这种通过添加稳压模块114来产生低压的第二电源(例如上述core电源)的设计，能够实现在系统电源电压v
sys
掉至比较低的情况下，稳压模块仍能正常工作，输出正确的电源电压v
core
，为闪存和数字模块供电。并且，由于上述设计的稳压模块114控制输出的电压较低，只有当v
sys
掉至较低的情况下，v
core
才会跟随系统电源v
sys
下降。
88.因此，在系统电源v
sys
异常掉电初期，v
core
可以在一定时间内处于未掉电的状态，第一电源比较模块111会先通过比较v
sys
与v
ref1
，检测到v
sys
小于v
ref1
的情况，并输出低电平的x1信号，用于指示系统电源掉电。而在系统电源vsys异常掉电一段时间后降至较低的电压水平时，v
core
也已经跟随掉电。此时，第二电源比较模块112再通过比较v
core
与v
ref2
，检测到v
core
小于v
ref2
的情况，并输出低电平的x2信号，用于指示稳压模块114输出的core电源掉电。可以理解，上述设计中v
ref1
的值可以高于稳压模块114的最小工作电压。如此，当系统电源异常掉电时，flash电源监测及指示电路100中先产生低电平的x1信号、再产生低电平的x2信号。
89.基于此，逻辑模块122输出的power_ok信号会跟随低电平的x1信号，输出低电平的pdm信号，指示闪存退出擦写模式。但此时，由于稳压模块114输出的v
core
尚能保持在高于v
ref2
的水平，闪存仍可以正常工作。如此，上述设计可以适应在检测到系统电源掉电至第一电源比较模块111输出低电平的情况下，闪存能在正常工作电压下接收到指示掉电的告警信号，例如逻辑模块122输出的低电平pdm信号，进而及时退出擦写模式，避免数据丢失。
90.另外，基于上述设计，若系统电源v
sys
正常供电，但稳压模块114输出的core电源v
core
异常掉电，则第二电源比较模块112能够快速检测到v
core
小于v
ref2
的情况，对应输出低电平的x2信号。虽然此时x1信号保持在高电平，但基于x1信号和x2信号的“与门”逻辑输出的power_ok信号可以与x2信号同步，输出低电平的power_ok信号，以指示逻辑模块122输出低电平的pdm信号，指示闪存立即退出擦写模式。可以理解，此时虽然系统电源正常工作，但由于稳压模块114可能出现了故障，不利于对闪存进行稳定的掉电保护，因此需要指示闪存退出擦写模式，以免数据丢失。
91.第三方面，稳压模块114输出的core电源v
core
还可以作为第二电源上电复位模块115的输入，以供第二电源上电复位模块115输出高电平或者低电平的reset信号。该reset
信号也作为逻辑模块122的输入之一，影响逻辑模块122输出的pdm信号状态。
92.可以理解，若第二电源上电复位模块115输出的reset信号为高电平，则表明稳压模块114上电成功，可以正常输出core电源v
core
。此时，逻辑模块122可以根据上述power_ok信号为高电平时输出高电平的pdm信号，或者根据上述power_ok信号为低电平时输出低电平的pdm信号。若第二电源上电复位模块115输出的reset信号为低电平，则表明稳压模块114尚未上电成功。此时，为了避免稳压模块114在没有准备就绪的情况下系统电源异常掉电导致闪存数据丢失的风险，逻辑模块122可以跟随reset信号保持输出低电平的pdm信号。
93.也就是说，若ew_active信号为高电平，表明闪存已进入擦写模式，此时reset信号为高电平。逻辑模块122可以在确定输入的power_ok信号为低电平时，可以判断core电源或者系统电源异常掉电，此时逻辑模块122可以输出低电平的pdm信号，指示闪存退出擦写模式，以避免电源异常掉电导致的数据丢失。即，只有在输入的power_ok信号和reset信号均为高电平的情况下，逻辑模块122才会输出高电平的pdm信号。如此，可以适应各种复杂的电源掉电情况进行掉电保护，充分保障闪存在擦写模式下的数据不会丢失。
94.信号处理路径(二)
95.当电源指示模块120中的数字控制模块121输出的ew_active信号为低电平时，表明此时闪存的工作模式为非擦写模式。此时即便系统电源发生异常掉电，也无需对闪存进行掉电保护，因此可以控制关闭flash电源监测及指示电路100的部分模块，例如控制第一电源比较模块111和第二电源比较模块112下电，也可以控制稳压模块114下电，来减少flash电源监测及指示电路100对系统电源的消耗，即实现节能降耗。此时，flash电源监测及指示电路100可以采用信号处理路径(二)执行电路中各结构的输入输出信号的处理过程，来降低功耗。
96.具体地，该信号处理路径(二)对应执行的输入输出信号处理过程可以包括以下几个方面：
97.第一方面，数字控制模块121发送给稳压模块114的关断控制信号flash_power_en，可以同步发送给逻辑模块122，用于在控制稳压模块114下电时，也可以指示逻辑模块122输出相应的pdm信号。
98.第二方面，连接稳压模块114的第二电源上电复位模块115可以继续向逻辑模块122输出的输入reset信号，用于指示稳压模块114是否上电复位。reset信号为高电平或者低电平，也可以对应指示逻辑模块122输出相应的pdm信号。
99.如此，若闪存工作在非擦写模式，逻辑模块122可以仅根据第二电源上电复位模块115输出的reset信号和数字控制模块121发送给稳压模块114的关断控制信号flash_power_en信号，输出相应状态的pdm信号。
100.例如，若逻辑模块122先接收到flash_power_en信号为低电平、并且接收到reset信号为高电平，表明此时稳压模块114已经下电但尚未完全掉电，此时逻辑模块122可以识别系统电源处于主动掉电状态。该主动掉电状态有利于在闪存工作在非擦写模式的情况下，实现节能减耗。而后，若reset信号切换为低电平，代表稳压模块114已经下电完成，逻辑模块122则可以识别稳压模块114的下电状态。这两种情形下，逻辑模块122均可以输出低电平的pdm信号，指示闪存电源的电源状态为非擦写状态。此时，由于core电源已经关闭，闪存也进入非擦写模式，ew_active信号将维持低电平。
101.也就是说，逻辑模块122可以综合flash_power_en信号和reset信号准确识别稳压模块114输出的core电源v
core
是否处于主动掉电状态。这是因为，上述这种主动掉电的方式会触发开启稳压模块114的放电通路，可能会使稳压模块114的输出电压v
core
急速下降。此时如果仅靠第二电源上电复位模块115输出的reset信号来识别core电源v
core
掉电的状态，可能会出现因v
core
电源掉电太快，导致第二电源上电复位模块115来不及响应的情况，保证了输出给闪存的指示信号pdm的及时性和有效性。
102.若flash_power_en信号为高电平并且reset信号为高电平，表明稳压模块114此时已上电工作并且能够输出稳定的core电源v
core
，则逻辑模块122可以输出高电平的pdm信号，用于指示闪存电源上电状态正常。
103.可以理解，在闪存处于非擦写模式中的下电不工作(shut down)模式时，对应指示闪存上电状态的ew_active信号可以默认为低电平。等待一段时间后，即闪存电源满足上述供电时序时，例如系统电源正常工作，并且core电源上电成功后，可以选择闪存切换工作模式。例如，可以选择闪存进入擦写模式，此时，闪存可以向数字控制模块121发送高电平的ew_active信号。在另一些实施例中，也可以选择闪存进入读模式或者standby模式等非擦写模式，此时闪存可以向数字控制模块121发送低电平的ew_active信号。
104.基于上述图1所示的flash电源监测及指示电路100的电路结构及其工作原理，下面结合具体的实施例详细说明本技术提供的掉电保护方法的具体实施过程。
105.还需声明的是，本技术实施例中对方法、流程中的步骤进行编号是为了便于引用，而不是限定先后顺序，各步骤之间如有先后顺序，当以文字说明为准。
106.实施例1
107.图2根据本技术实施例示出了一种掉电保护方法的实施流程。可以理解，图2所示流程各步骤的执行主体可以是上述图1所示的flash电源监测及指示电路100。
108.具体地，flash电源监测及指示电路100基于上述图1所示的各模块结构实现掉电保护以及指示闪存切换工作模式的过程。如图2所示，该流程包括以下步骤：
109.201：接收闪存反馈的工作信号，判断闪存当前的工作模式为擦写模式还是非擦写模式。若判断结果为擦写模式，则可以继续执行下述步骤202至204中任一项的监测过程；若判断结果为非擦写模式，则可以继续执行下述步骤207至210。
110.示例性地，参考上述图1所示的结构，flash电源监测及指示电路100可以基于电源指示模块120中的数字控制模块121输出的ew_active信号，来判断的闪存当前的工作模式。若ew_active信号为高电平，则可以确定闪存当前的工作模式为擦写模式。反之，若ew_active信号为低电平，则可以确定到闪存当前的工作模式为非擦写模式。
111.202：监测第一电源是否掉电。若监测结果为是，则可以执行下述步骤206；若监测结果为否，并且下述步骤203的监测结果为是、步骤204的监测结果为否时，则可以执行下述步骤205。
112.示例性地，上述第一电源例如可以是上述图1所示的系统电源v
sys
。当flash电源监测及指示电路100执行上述步骤201判断闪存当前的工作模式为擦写模式时，可以执行本步骤202监测第一电源是否掉电。参考上述图1所示，flash电源监测及指示电路100可以基于第一电源比较模块111监测第一电源是否掉电。例如，若第一电源比较模块111检测到系统电源电压v
sys
大于第一电压阈值v
ref1
，则表明系统电源(即第一电源)未掉电。若第一电源比
较模块111检测到v
sys
小于v
ref1
，则表明系统电源(即第一电源)可能发生了异常掉电。
113.203：监测第二电源是否成功上电。若监测结果为是，并且上述步骤202的监测结果为否、下述步骤204的监测结果为否时，则可以执行下述步骤205；若监测结果为否，则可以执行下述步骤206。
114.示例性地，上述第二电源例如可以是上述图1所示的core电源v
core
。参考上述图1所示，flash电源监测及指示电路100可以基于第二电源上电复位模块115输出的上电指示信号reset信号监测第二电源是否上电成功。其中，该第二电源上电复位模块115连接稳压模块114，即连接core电源的输出端。上述监测过程例如可以是，若检测到第二电源上电复位模块115输出高电平的reset信号，则表明core电源(即第二电源)上电成功。若检测到第二电源上电复位模块115输出低电平的reset信号，则表明core电源(即第二电源)暂未上电。
115.204：监测第二电源是否掉电。若监测结果为是，则执行下述步骤206；若监测结果为否，并且上述步骤202的监测结果为否、上述步骤203的监测结果为是时，则可以继续执行下述步骤205。
116.示例性地，上述第二电源例如可以是上述图1所示的core电源v
core
。参考上述图1所示，flash电源监测及指示电路100可以基于第二电源比较模块112监测第二电源是否掉电。例如，若第二电源比较模块112检测到core电源电压v
core
大于第二电压阈值v
ref2
，则表明core电源(即第二电源)未掉电。若第二电源比较模块112检测到v
core
小于v
ref2
，则表明core电源(即第二电源)掉电。
117.可以理解，上述步骤202至204可以同时执行，在另一些实施例中，步骤202至204的执行过程也可以按照预设顺序，具体可以参考下述实施例2和实施例3中的相关描述所示例的顺序执行过程，在此不做赘述。
118.205：向闪存输出保持擦写模式的指示信号。
119.示例性地，flash电源监测及指示电路100基于上述步骤202至204的监测结果，确定第一电源和第二电源均未掉电，则可以向闪存反馈指示电源正常工作的电源指示信号。参考上述图1所示，该电源指示信号例如是flash电源监测及指示电路100输出的高电平状态的pdm信号。其中，上述第一电源可以是系统电源，第二电源可以是基于系统电源产生的core电源。
120.可以理解，基于flash电源监测及指示电路100反馈的指示电源正常工作的电源指示信号，闪存可以保持当前的擦写模式继续工作。
121.206：向闪存输出退出擦写模式的指示信号。
122.示例性地，flash电源监测及指示电路100基于上述步骤202至204的监测结果，确定第一电源或者第二电源发生了掉电、或者第二电源尚未成功上电，为了确保闪存中数据不丢失，可以向闪存反馈指示电源异常的电源指示信号。参考上述图1所示，该电源指示信号例如是flash电源监测及指示电路100输出的低电平状态的pdm信号。其中，上述第一电源可以是系统电源，第二电源可以是基于系统电源产生的core电源。
123.可以理解，基于flash电源监测及指示电路100反馈的指示电源异常的电源指示信号，闪存可以及时退出擦写模式，保证数据不会丢失。其中，由于core电源对应设计的电压值小于系统电源输入flash电源监测及指示电路100的电压值。因此，当系统电源发生掉电
时，core电源还可以在一定时间内保持低压供电，以使闪存能够继续工作一段时间完成数据的保存，即有充足的时间正常退出擦写模式。
124.基于上述步骤202至206的实施过程可以理解，flash电源监测及指示电路100输出的电源指示信号可以随系统电源和core电源是否掉电、是否成功上电等状态相关。作为示例，下面结合系统电源、core电源以及pdm信号在相应电源掉电、上电过程中的变化时序示意图，说明电源电压变化与pdm信号变化之间的时序关系。
125.图3a根据本技术实施例示出了一种系统电源和core电源的掉电-上电时序。
126.如图3a所示，该时序示意图中纵坐标表示系统电源和core电源的实时供电电压，横坐标表示时间。系统电源上电过程中，系统电源输入flash电源监测及指示电路100的电压值增加至稳定值。在此过程中，core电源也可以完成上电。系统电源、core电源正常工作期间，电压值保持稳定。系统电源发生异常掉电的过程中，由于core电源的存在，flash电源监测及指示电路100的供电电压可以呈现较为缓慢的下降趋势。当系统电源从异常掉电中恢复，系统电源和core电源再次进入上电过程，相应电源电压增加至稳定值。
127.图3b根据本技术实施例示出了一种flash电源监测及指示电路100输出电源指示信号pdm信号的时序。
128.如图3b所示，在系统电源和core电源上电阶段，flash电源监测及指示电路100的pdm信号可以保持低电平状态，指示退出擦写模式。当系统电源和core电源均完成上电正常工作后，flash电源监测及指示电路100的pdm信号可以保持高电平状态，指示保持擦写模式。系统电源发生异常掉电的过程中，flash电源监测及指示电路100依次检测到系统电源和core电源的掉电情况，输出的pdm信号保持低电平状态。当系统电源从异常掉电中恢复，系统电源和core电源再次上电后，flash电源监测及指示电路100输出的pdm信号可以再切换为高电平。
129.综上，参考图3a和图3b所示，当系统电源和core电源均掉电后，flash电源监测及指示电路100输出给flash的电源指示信号pdm信号为低电平。当系统电源和core电源均完成上电后，flash电源监测及指示电路100输出给flash的电源指示信号pdm信号为高电平。
130.207：监测是否生成对第二电源的下电控制信号。若监测结果为是，表明生成了下电控制信号，则可以执行下述步骤209，退出擦写模式；若监测结果为否，表明未生成下电控制信号，第二电源无需下电，则继续执行下述步骤208。
131.示例性地，上述第二电源例如可以是上述图1所示的core电源v
core
。当flash电源监测及指示电路100执行上述步骤201判断闪存当前的工作模式为非擦写模式时，可以执行本步骤207监测是否生成对第二电源的下电控制信号。参考上述图1所示，flash电源监测及指示电路100可以基于监测数字控制模块121输出的关断控制信号flash_power_en信号是否为低电平，来监测是否生成了对第二电源的下电控制信号。例如，如果监测到低电平的flash_power_en信号，则可以确定flash电源监测及指示电路100中生成了下电控制信号，即本步骤207的监测结果为是的情形。此时，需要直接执行下述步骤209，向闪存输出选择非擦写模式的指示信号，例如输出低电平的pdm信号，选择闪存退出擦写模式进入非擦写模式。这是由于此时虽然生成了对core电源的下电控制信号，但需要一段时间之后core电源电压才会真正下降，而在检测到生成的下电控制信号时，选择闪存退出擦写模式，可以为闪存在掉电之前争取存储数据的时间，保证数据不会丢失。
132.又例如，如果监测到低电平的flash_power_en信号，则可以确定flash电源监测及指示电路100中未生成下电控制信号，即本步骤207的监测结果为否的情形。该flash_power_en信号可以发送给稳压模块114和逻辑模块122，flash电源监测及指示电路100可以基于逻辑模块122接收到的flash_power_en信号状态，识别该flash_power_en信号是否为下电控制信号。
133.例如，当数字控制模块121输出的flash_power_en信号为低电平时，此时若flash电源监测及指示电路100还监测到第二电源上电复位模块115输出的reset信号为高电平，则可以确定此时flash电源监测及指示电路100处于主动掉电状态，即关闭稳压模块114以降低功耗的状态。又例如，当数字控制模块121输出的flash_power_en信号为高电平时，指示不对稳压模块114下电。此时若flash电源监测及指示电路100还监测到第二电源上电复位模块115输出的reset信号为高电平，则可以确定此时flash电源监测及指示电路100电源工作正常，可以选择闪存进入擦写模式。
134.208：监测第二电源是否成功复位。若监测结果为是，表明core电源进入正常工作，则可以继续执行下述步骤210；若监测结果为否，表明core电源尚未上电复位或者掉电，则可以执行下述步骤209。
135.示例性地，上述第二电源例如可以是上述图1所示的core电源v
core
。参考上述图1所示，flash电源监测及指示电路100可以基于第二电源上电复位模块115输出的reset信号是否为低电平，来监测第二电源是否成功下电。可以理解，当core电源(即第二电源)成功下电后，稳压模块114输出的电压可以为零或者接近于零，此时第二电源上电复位模块115输出的reset信号则为低电平。
136.因此，若flash电源监测及指示电路100监测到第二电源上电复位模块115输出的reset信号为低电平，则可以确定core电源未准备好，此时core电源可能处于上电过程中或者掉电过程中。若flash电源监测及指示电路100监测到第二电源上电复位模块115输出的reset信号为高电平，则表明core电源已准备好，处于稳定供电的工作状态。
137.可以理解，在一些实施例中，若上述步骤201的判断结果为非擦写模式，flash电源监测及指示电路100可以在执行步骤207的过程中监测结果为否时，继续执行本步骤208的监测过程。若监测结果为是，则继续执行下述步骤210；若监测结果为否，则可以执行下述步骤209。本技术在此不做限制。此种情形下，当步骤207的监测结果为否并且步骤208的监测结果也为是时，逻辑模块122可以输出高电平pdm信号，选择闪存进入擦写模式。
138.在另一些实施例中，若上述步骤201的监测结果为非擦写模式，flash电源监测及指示电路100也可以直接执行上述步骤208的监测过程。此时，若直接执行上述步骤208的监测结果为是，则需执行上述步骤207并且监测结果为否时，则继续执行下述步骤210；若直接执行上述步骤208的监测结果为否，则可以直接执行下述步骤209。
139.209：向闪存输出退出擦写模式或者保持非擦写模式的指示信号。
140.示例性地，flash电源监测及指示电路100基于上述步骤207至208的监测结果，确定第一电源处于正常供电状态、第二电源处于主动掉电或者已下电的状态，则可以向flash反馈指示当前仅第一电源供电的电源指示信号。参考上述图1所示，此种模式下，该电源指示信号例如是flash电源监测及指示电路100输出的低电平状态的pdm信号，指示闪存保持当前的擦模式继续工作。
141.210：向闪存输出选择擦写模式的指示信号。
142.示例性地，flash电源监测及指示电路100基于上述步骤207至208的监测结果，确定第一电源和第二电源均已上电，此时电源已准备好进入擦写模式的供电状态，则可以向闪存反馈指示电源正常的电源指示信号。参考上述图1所示，此种模式下，该电源指示信号例如是flash电源监测及指示电路100输出的高电平状态的pdm信号，指示闪存可以进入擦写模式。
143.实施例2
144.图4根据本技术实施例示出了一种掉电保护方法的实施流程。可以理解，图4所示流程各步骤的执行主体可以是上述图1所示的flash电源监测及指示电路100。
145.具体地，flash电源监测及指示电路100基于上述图1所示的各模块结构实现掉电保护以及指示闪存切换工作模式的过程。如图4所示，与上述实施例1中图2所示流程不同的是，步骤402至步骤403的执行顺序与上述步骤202至203的执行顺序不同。
146.如图4所示，该流程包括以下步骤：
147.401：接收闪存反馈的工作信号，判断闪存当前的工作模式为擦写模式还是非擦写模式。若判断结果为擦写模式，则可以继续执行下述步骤402至406或者执行下述步骤403和/或404；若判断结果为非擦写模式，则可以继续执行下述步骤407至410。
148.本步骤401的执行过程与上述实施例1中的步骤201相同，具体可以参考上述步骤201中相关描述，在此不做赘述。
149.402：监测第二电源是否成功上电。若监测结果为是，则可以继续执行下述步骤403的监测过程；若监测结果为否，执行下述步骤406。
150.本步骤402的执行过程与上述实施例1中的步骤203相同，具体可以参考上述步骤203中相关描述，在此不做赘述。
151.可以理解，flash电源监测及指示电路100在执行上述步骤401时若判断闪存处于擦写模式，则可以执行本步骤402至下述步骤406，即先监测第二电源是否上电再监测第一电源、第二电源是否掉电的过程。
152.403：监测第一电源是否掉电。若监测结果为是，则执行下述步骤406；若监测结果为否，则可以继续执行下述步骤404的监测过程。
153.本步骤403的执行过程与上述实施例1中的步骤202相同，具体可以参考上述步骤202中相关描述，在此不做赘述。
154.404：监测第二电源是否掉电。若监测结果为是，则执行下述步骤406；若监测结果为否，则可以继续执行下述步骤405。
155.可以理解，在本技术的另一些实施例中，flash电源监测及指示电路100在执行上述步骤401时若判断的闪存处于擦写模式，也可以直接不执行上述步骤402而直接执行下下述步骤执行下述步骤403和/或404，即直接监测第一电源、第二电源是否掉电。在另一些实施例中，flash电源监测及指示电路100在执行上述步骤404监测第二电源是否掉电之前，也可以执行上述步骤402，先监测第二电源是否成功上电。在此不做限制。
156.405：向闪存输出保持擦写模式的指示信号。
157.406：向闪存输出退出擦写模式的指示信号。
158.上述步骤405至406的执行过程与上述实施例1中的步骤205至206相同，具体可以
参考上述步骤205至206中相关描述，在此不做赘述。
159.407：监测是否生成对第二电源的下电控制信号。若监测结果为是，则可以继续执行下述步骤409，退出擦写模式；若监测结果为否，则继续执行下述步骤408。
160.408：监测第二电源是否成功复位。若监测结果为是，表明core电源进入正常工作，则可以继续执行下述步骤410；若监测结果为否，表明core电源尚未上电复位或者掉电，则可以执行下述步骤409。
161.可以理解，在另一些实施例中，若上述步骤401的判断结果为非擦写模式，flash电源监测及指示电路100可以直接执行上述步骤408的监测过程。此时，若执行上述步骤508的监测结果为是，则需执行上述步骤407并且监测结果为否时，则继续执行下述步骤410；若直接执行上述步骤408的监测结果为否，则可以直接执行下述步骤409。在此不做限制。
162.409：向闪存输出退出擦写模式或者保持非擦写模式的指示信号。
163.410：向闪存输出选择擦写模式的指示信号。
164.上述步骤407至410的执行过程与上述实施例1中的步骤207至210相同，具体可以参考上述步骤207至210中相关描述，在此不做赘述。
165.实施例3
166.图5根据本技术实施例示出了一种掉电保护方法的实施流程。可以理解，图5所示流程各步骤的执行主体可以是上述图1所示的flash电源监测及指示电路100。
167.具体地，flash电源监测及指示电路100基于上述图1所示的各模块结构实现掉电保护以及指示flash切换工作模式的过程。如图5所示，与上述实施例1中图2所示流程不同的是，步骤502至步骤504的执行顺序与上述步骤202至204的执行顺序不同。
168.如图5所示，该流程包括以下步骤：
169.501：接收闪存反馈的工作信号，判断闪存当前的工作模式为擦写模式还是非擦写模式。若判断结果为擦写模式，则可以继续执行下述步骤502至506或者执行下述步骤503和/或504；若判断结果为非擦写模式，则可以继续执行下述步骤507至510。
170.本步骤501的执行过程与上述实施例1中的步骤201相同，具体可以参考上述步骤201中相关描述，在此不做赘述。
171.502：监测第二电源是否成功上电。若监测结果为是，则可以继续执行下述步骤503的监测过程；若监测结果为否，执行下述步骤506。
172.本步骤502的执行过程与上述实施例1中的步骤203相同，具体可以参考上述步骤203中相关描述，在此不做赘述。
173.可以理解，flash电源监测及指示电路100在执行上述步骤501时若判断的闪存处于擦写模式，则可以执行本步骤502至下述步骤506，即先监测第二电源是否上电再监测第一电源、第二电源是否掉电的过程。
174.503：监测第二电源是否掉电。若监测结果为是，则执行下述步骤506；若监测结果为否，则可以继续执行下述步骤504的监测过程。
175.本步骤503的执行过程与上述实施例1中的步骤204相同，具体可以参考上述步骤204中相关描述，在此不做赘述。
176.504：监测第一电源是否掉电。若监测结果为是，则执行下述步骤506；若监测结果为否，则可以继续执行下述步骤505。
177.本步骤504的执行过程与上述实施例1中的步骤202相同，具体可以参考上述步骤202中相关描述，在此不做赘述。
178.可以理解，在本技术的另一些实施例中，flash电源监测及指示电路100在执行上述步骤501时若判断的闪存处于擦写模式，也可以直接不执行上述步骤502而直接执行下下述步骤执行下述步骤503和/或504，即直接监测第一电源、第二电源是否掉电。在另一些实施例中，flash电源监测及指示电路100在执行上述步骤504监测第二电源是否掉电之前，也可以执行上述步骤502，先监测第二电源是否成功上电。在此不做限制。
179.505：向闪存输出保持擦写模式的指示信号。
180.506：向闪存输出退出擦写模式的指示信号。
181.上述步骤505至506的执行过程与上述实施例1中的步骤205至206相同，具体可以参考上述步骤205至206中相关描述，在此不做赘述。
182.507：监测是否生成对第二电源的下电控制信号。若监测结果为是，则可以直接执行下述步骤509，退出擦写模式；若监测结果为否，则继续执行下述步骤508。
183.508：监测第二电源是否成功复位。若监测结果为是，表明core电源进入正常工作，则可以继续执行下述步骤510；若监测结果为否，表明core电源尚未上电复位或者掉电，则可以执行下述步骤509。
184.可以理解，在另一些实施例中，若上述步骤501的判断结果为非擦写模式，flash电源监测及指示电路100可以直接执行上述步骤508的监测过程。此时，若直接执行上述步骤508的监测结果为是，则需执行上述步骤507并且监测结果为否时，则继续执行下述步骤510；若直接执行上述步骤508的监测结果为否，则可以直接执行下述步骤509。在此不做限制。
185.509：向闪存输出退出擦写模式或者保持非擦写模式的指示信号。
186.510：向闪存输出选择擦写模式的指示信号。
187.上述步骤507至510的执行过程与上述实施例1中的步骤207至210相同，具体可以参考上述步骤207至210中相关描述，在此不做赘述。
188.基于上述图1提供的flash电源监测及指示电路100、以及实施例1至实施例3提供的掉电保护方法，闪存所应用的一些系统则可以适应不同的电源工作状态对闪存实施掉电保护，这些系统中的闪存在擦写数据的过程中也不会出现因电源掉电而导致的数据丢失问题。
189.图6根据本技术实施例示出了一种片上系统(system on chip，soc)的系统结构。
190.如图6所示，soc 1500包括：互连单元1550，其被耦合至应用处理器1515；系统代理单元1570；总线控制器单元1580；集成存储器控制器单元1540；一组或一个或多个协处理器1520，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；闪存单元1530；直接存储器存取(dma)单元1560。在一个实施例中，协处理器1520包括专用处理器，诸如例如网络或通信处理器、压缩引擎、gpgpu、高吞吐量mic处理器、或嵌入式处理器等等。
191.在一些实施例中，例如上述片上系统(soc)100中的应用处理器1515或者其他处理器可以应用本技术实施例提供的flash电源监测及指示电路100以及掉电保护方法。在另一些实施例中，应用了本技术实施例提供的flash电源监测及指示电路100的soc也可以具有比图6所示更多或者更少的结构，在此不做限制。
192.本技术公开的机制的各实施例可以被实现在硬件、软件、固件或这些实现方法的组合中。本技术的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
193.在附图中，可以以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可能不需要这样的特定布置和/或排序。而是，在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包括结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。
194.需要说明的是，本技术各设备实施例中提到的各单元/模块都是逻辑单元/模块，在物理上，一个逻辑单元/模块可以是一个物理单元/模块，也可以是一个物理单元/模块的一部分，还可以以多个物理单元/模块的组合实现，这些逻辑单元/模块本身的物理实现方式并不是最重要的，这些逻辑单元/模块所实现的功能的组合才是解决本技术所提出的技术问题的关键。此外，为了突出本技术的创新部分，本技术上述各设备实施例并没有将与解决本技术所提出的技术问题关系不太密切的单元/模块引入，这并不表明上述设备实施例并不存在其它的单元/模块。
195.需要说明的是，在本专利的示例和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
196.虽然通过参照本技术的某些优选实施例，已经对本技术进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本技术的精神和范围。