技术特征：
1.一种芯片的欠压保护电路，其特征在于，包括：检测模块、负载模块和开关模块；所述检测模块包括输入端和输出端；所述负载模块包括输入端和受控端；所述开关模块包括受控端、第一连接端和第二连接端；所述检测模块的输入端、所述负载模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；所述检测模块的输出端、所述负载模块的受控端以及所述开关模块的受控端电性连接；所述开关模块的第二连接端与所述芯片的电源输入端连接，用于给所述芯片供电；所述检测模块，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述输出端的控制信号，所述控制信号用于关闭所述负载模块的工作，并控制所述开关模块导通，使得所述外部电源向所述芯片供电；所述负载模块，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。2.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述欠压保护电路还包括：第一延时模块；所述第一延时模块包括输入端和输出端；所述第一延时模块设置于所述检测模块的输出端和所述开关模块的受控端之间，所述第一延时模块的输入端与所述检测模块的输出端电性连接，所述第一延时模块的输出端与所述开关模块的受控端电性连接；所述第一延时模块用于将所述控制信号延迟施加于所述开关模块的受控端。3.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述检测模块包括：欠压检测电路、电压迟滞电路和第二延时模块；所述欠压检测电路与所述迟滞电路电性连接，所述第二延时模块与所述迟滞电路电性连接；所述欠压检测电路用于检测所述外部电源的输出电压值是否大于预设电压阈值，在所述外部电源的输出电压值大于所述芯片的额定工作电压时，所述欠压检测电路输出高电平的控制信号，在所述外部电源的输出电压值不大于所述芯片的额定工作电压时，所述欠压检测电路输出低电平的控制信号；所述电压迟滞电路用于在所述预设电压阈值上设置迟滞电压，并在所述外部电源的输出电压值小于所述预设电压阈值和所述迟滞电压的电压之和的情况下，调整所述输出端的控制电压；所述第二延时模块将所述控制信号延迟发送至所述检测模块的输出端。4.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述负载模块的工作电流大于所芯片的工作电流。5.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，在所述控制信号为低电平时，所述负载模块开启工作，在所述控制信号为高电平时，所述负载模块停止工作。6.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，在所述控制信号为低电平时，所述开关模块处于断开状态，在所述控制信号为高电平时，所述开关模块处于导通状态。
7.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，在所述外部电源的输出电压值大于芯片的额定工作电压时，所述检测模块输出的控制信号为高电平。8.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述开关模块为pmos功率管。9.根据权利要求1所述的一种芯片的欠压保护电路，其特征在于，所述负载模块的功率值的大小可调节。10.一种芯片的欠压保护电路，其特征在于，包括：检测模块、受控模块、开关模块和上电复位模块；所述检测模块包括输入端和输出端；所述受控模块包括电源端和受控端；所述开关模块包括受控端、第一连接端和第二连接端；所述上电复位模块包括输入端和信号输出端；所述检测模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；所述检测模块的输出端与所述开关模块的受控端电性连接；所述开关模块的第二连接端、所述上电复位模块的输入端以及所述受控模块的电源端电性连接；所述上电复位模块的信号输出端与所述受控模块的受控端电性连接；所述上电复位模块的输入端与所述芯片的电源输入端连接，用于给所述芯片供电；所述检测模块，用于检测所述外部电源的输出功率值，在所述输出功率值大于预设功率阈值的情况下，调整所述输出端的控制信号，所述控制信号用于通过所述上电复位模块关闭所述受控模块的工作，并控制所述开关模块导通，使得所述外部电源向所述芯片供电；所述受控模块，用于在所述外部电源的所述输出功率值小于等于所述预设功率阈值的情况下，消耗所述外部电源所输出的能量。
技术总结
本申请涉及一种芯片的欠压保护电路，包括：检测模块、负载模块和开关模块；所述检测模块包括输入端和输出端；所述负载模块包括输入端和受控端；所述开关模块包括受控端、第一连接端和第二连接端；所述检测模块的输入端、所述负载模块的输入端以及所述开关模块的第一连接端均与外部电源电性连接；所述检测模块的输出端、所述负载模块的受控端以及所述开关模块的受控端电性连接。通过本申请，解决了相关技术中存在的在电源的输出功率小于芯片工作时消耗的功率且电压值满足芯片工作电压时，引起芯片在开启和停止的工作状态之间的反复切换的现象，导致芯片的存储的数据误写或丢失甚至导致芯片损坏的技术问题，实现了保护芯片的技术效果。技术效果。技术效果。
技术研发人员：请求不公布姓名
受保护的技术使用者：杭州旗捷科技有限公司
技术研发日：2022.07.27
技术公布日：2023/1/30