1.一种非易失性存储器，包括：
2.如权利要求1所述的非易失性存储器，其中该存储器模块包括驱动电路以及存储器阵列，该驱动电路包括字线驱动器，该字线驱动器连接至该存储器阵列的多条字线；当该处理单元存取该存储器模块时，该字线驱动器将该阵列电压转换为字线电压，并驱动该存储器阵列中的特定字线。
3.如权利要求1所述的非易失性存储器，其中该电压检测电路包括：
4.如权利要求3所述的非易失性存储器，其中在充电期间，该待机信号无效，该反相待机信号有效，该致能信号有效，该触发信号被重置为接地电压。
5.如权利要求4所述的非易失性存储器，其中在该检测期间，当该阵列电压由该第一数值下降时，该待机信号有效，该反相待机信号无效，该致能信号无效，该初始电压产生器未运作，该锁存器运作。
6.如权利要求5所述的非易失性存储器，其中，当该阵列电压到达该第二数值时，该组合逻辑电路根据该触发信号来使该致能信号有效，并结束该检测期间。
7.如权利要求6所述的非易失性存储器，其中在该检测期间，该阵列电压与该第二节点的电压具有相同的电压下降率。
8.一种非易失性存储器中的电压检测电路，该非易失性存储器中包括电源供应单元连接至第一节点，当待机信号无效时，该电源供应单元输出第一数值的阵列电压至该第一节点，当该待机信号有效时，该电源供应单元停止输出该阵列电压，该电压检测电路包括：
9.如权利要求8所述的电压检测电路，其中在充电期间，该待机信号无效，该反相待机信号有效，该致能信号有效，该初始电压产生器产生初始电压至该第二节点，且该锁存器的该输出端被重置为接地电压。
10.如权利要求9所述的电压检测电路，其中在检测期间，该待机信号有效，该反相待机信号无效，该致能信号无效，该初始电压产生器未运作，该锁存器运作，该第二节点的电压由该初始电压开始下降，且该第一节点的该阵列电压由该第一数值开始下降。
11.如权利要求10所述的电压检测电路，其中，当该第二节点的电压下降至触发电压时，该锁存器被触发，并使触发信号有效，使得该组合逻辑电路使该致能信号有效，并结束该检测期间。
12.如权利要求11所述的电压检测电路，其中在结束该检测期间时，该第一节点的该阵列电压下降至小于或等于第二数值。
13.如权利要求8所述的电压检测电路，还包括第一晶体管与第二晶体管，该第一晶体管的源极端接收该供应电压，该第一晶体管的栅极端接收第一偏压电压，该第一晶体管的漏极端连接至该锁存器的该第一电源端，该第二晶体管的漏极端连接至该锁存器的该第二电源端，该第二晶体管的栅极端接收该待机信号，该第二晶体管的源极端连接至该接地端。
14.如权利要求8所述的电压检测电路，其中该初始电压产生器包括：
15.如权利要求8所述的电压检测电路，其中该锁存器包括：
16.如权利要求15所述的电压检测电路，其中该组合逻辑电路包括：
17.如权利要求16所述的电压检测电路，其中该非门包括：
18.如权利要求8所述的电压检测电路，还包括第十晶体管，该第十晶体管的漏极端连接至该第三节点，该第十晶体管的栅极端接收该反相待机信号，该第十晶体管的源极端耦接至该接地电压，其中当该反相待机信号有效时，该第十晶体管将该锁存器的该输出端重置到该接地电压。
19.如权利要求8所述的电压检测电路，其中该非易失性存储器还包括处理单元接收该致能信号，当该致能信号有效时，该处理单元使该待机信号无效，且当该第一节点的该阵列电压充电至该第一数值时，该处理单元使该待机信号有效。