1.一种设备，其包括：
2.根据权利要求1所述的设备，其中所述第一多个fifo电路及所述第二多个fifo电路由各自的指针信号交替激活，以分别接收数据的所述多个对应位的所述第一部分及所述第二部分。
3.根据权利要求1所述的设备，其中所述第一多个fifo电路经配置以基于所述dbi计算结果信号来提供经反转的或未经反转的所述第一锁存数据的所述多个对应位。
4.根据权利要求1所述的设备，其进一步包括第二dbi计算器，其经配置以接收所述第一锁存数据的所述多个对应位和所述第二锁存数据的所述多个对应位，且进一步经配置以在所述dbi计算时间之后向所述第二多个fifo电路提供第二当前dbi计算结果信号。
5.根据权利要求4所述的设备，其中所述第一多个fifo电路和所述第二多个fifo电路由各自的指针信号交替激活以分别接收数据的所述多个对应位的所述第一部分和所述部分，且其中所述dbi计算器和所述第二dbi计算器由各自的第一指针信号和第二指针信号交替激活，以接收所述第一锁存数据的所述多个对应位和所述第二锁存数据的所述多个对应位。
6.根据权利要求1所述的设备，其中所述dbi计算器经配置以在所述第一多个fifo电路提供第一锁存数据的所述多个对应位之前，将所述当前dbi计算结果信号提供给所述第一多个fifo电路。
7.根据权利要求1所述的设备，其中所述第一多个fifo电路包括多个串联耦合的正反器电路，其中所述多个串联耦合的正反器电路经交替激活以锁存数据的所述多个对应位中的位。
8.根据权利要求7所述的设备，其中所述多个串联耦合的正反器电路中的第一正反器电路和第三正反器电路被同时激活，且所述多个串联耦合的正反器电路中的第二正反器电路与所述多个串联耦合的正反器电路中的所述第一正反器电路和所述第三正反器电路交替地激活。
9.根据权利要求1所述的设备，其中所述dbi计算器包括第一多个正反器电路和第二多个正反器电路，其中响应于指针信号，所述第一多个正反器电路和第二多个正反器电路经交替激活以锁存信号。
10.根据权利要求1所述的设备，其进一步包括多个正反器电路，其经配置以接收第二锁存数据的所述多个对应位，且经配置以在所述dbi计算器接收所述第一锁存数据的所述多个对应位的同时，向所述dbi计算器提供所述第二锁存数据的所述多个对应位。
11.一种设备，其包括：
12.根据权利要求11所述的设备，其中所述第一多个fifo电路中的每一个包括：
13.根据权利要求11所述的设备，其进一步包括第二dbi计算器，其经配置以基于由所述第一多个fifo电路提供的锁存数据的所述第二多个位和锁存数据的所述第三多个位，在所述dbi计算时间之后计算第二当前dbi计算结果信号，其中所述dbi计算器和所述第二dbi计算器经配置以交替提供所述当前dbi计算结果信号和所述第二当前dbi计算结果信号。
14.根据权利要求11所述的设备，其进一步包括多个输出电路，其经配置以接收锁存数据所述第一多个位和锁存数据的所述第二多个位，且进一步经配置以提供数据输出信号。
15.根据权利要求11所述的设备，其中所述dbi计算器包括：
16.一种方法，其包括：
17.根据权利要求16所述的方法，其进一步包括：
18.根据权利要求16所述的方法，其中通过多个串联耦合的正反器电路锁存锁存数据的所述第一个多个位，将锁存数据的第一多个位保持了所述dbi计算时间。
19.根据权利要求18所述的方法，其中通过多个串联耦合的正反器电路锁存锁存数据的所述第一多个位包括交替锁存所述多个串联耦合的正反器电路中的第一和第三正反器电路处的数据位并锁存所述多个串联耦合的正反器电路中的第二正反器电路处的数据位，其中所述多个串联耦合的正反器电路中的所述第二正反器电路耦合在所述多个串联耦合的正反器电路中的所述第一和第三正反器电路之间。
20.根据权利要求16所述的方法，其中分别响应于第一和第二指针信号，交替接收数据中的所述第一多个位和数据中的所述第二多个位以及交替提供锁存数据中的所述第一多个位和锁存数据中的所述第二多个位。