单元编程验证的制作方法
【技术领域】
[0001]本文中所述实施例一般涉及相变存储器。
【背景技术】
[0002]相变存储器使用相变材料实现电子数据存储。相变材料一般能够在通常非结晶与通常结晶状态之间电交换。一些材料可电交换到落在受完全非结晶和完全结晶状态约束的谱上的多个可检测结晶度或结晶性的多个可检测顺序。适合用于此类应用的典型材料包括各种硫化合物元素。相变材料的一个有用属性是它们是非易失性的。将存储器设置在表示电阻值的结晶性的特定状态时，在重新编程存储器前，即使去除电源，仍保持该值。这是因为程序值能够被指派到材料的每个相位或物理状态(例如，结晶或非结晶或其中的某个程度)。
【附图说明】
[0003]结合通过示例一起示出本公开内容的特征的附图的以下详细描述，将明白本公开内容的特征和优点；以及其中:
图1示出根据示例的设置单元和重置单元阈值电压分布和相对第一与第二验证电压的图形或曲线图；
图2示出根据示例，用于验证相变存储器单元中干扰的重置和缺乏的双验证重置编程方法的判定图；
图3示出根据示例，用于相变存储器的验证单元编程的方法的流程图；以及图4示出根据示例的存储器系统图。
[0004]现在将参照所示示范实施例，并且在本文中将使用特定语言描述示范实施例。然而，要理解的是，并不因此而要限制范围或特定发明实施例。
【具体实施方式】
[0005]在公开和描述本发明实施例之前，要理解的是，无意限制本文中公开的特定结构、过程步骤或材料，并且包括如相关领域技术人员将认识到的其等效物和备选。也应理解的是，本文中采用的术语只用于描述特定示例的目的，并且无意于限制。不同图形中的相同标号表示相同元素。流程图和过程中提供的数字提供用于清晰说明步骤和操作，并且不一定指示特定顺序或序列。
[0006]示例实施例
下面提供各种发明实施例的初始概述，并且随后在后面进一步详细描述特定实施例。虽然此初始摘要旨在帮助读者更快地理解本发明的原理和实施例，但它无意于识别其关键特征或必要特征。它也无意于限制要求保护的主题的范围。
[0007]在相变存储器单元中已观测到失败模式，其中，通过使用接近单元的现有Vth (阈值电压)的电压执行验证操作，单元可变得受干扰。在重置状态中时，如果验证操作的电压稍微低于单元的vth，则由于单元未骤回(snap back)，因此，单元将通过重置验证。然而，验证操作本身能够促使单元Vth下降到设置状态。经验数据显示，此“干扰”(即，下降到设置状态或级别)以低概率随机发生，但此类事件的概率随在验证操作中应用的电压接近单元的现有Vth而呈指数性增大。由于单元通过验证但使操作处于失败状态，因此，即使单一验证操作可增大比特写入错误。进行第二验证操作可识别受第一验证操作干扰的比特，但也能具有干扰单元的可能性。
[0008]所述技术的实施例可执行两次验证操作以改进数据可靠性，并且可通过第二验证操作，避免干扰数据。写入比特错误率的降低可直接获得，而不是通过增大需要的比特数量以便改进ECC (纠错码)的准确度来获得。与增大比特的总数以补偿错误相比，执行第二验证可在成本方面更具时间和能量效率。执行第二验证操作要求的添加的电路可忽略不计。
[0009]现在参照图1，相变存储器可易于受重置(高阈值电压)状态的感应期间干扰的影响。相变存储器编程可包括设置和重置操作。设置操作可降低单元的Vth，并且重置操作可升高单元的Vth。单元的所需Vth能够通过应用到单元的电流控制。在发送设置或重置脉冲到单元后，能够通过在单元上执行感应操作，验证vth。例如，在重置验证操作中，可跨单元应用电压以查看单元是否骤回(即，动态下降或降低电阻)。如果是，则Vth低于此验证电压。如果单元未骤回，则Vth高于验证电压。重置过程能够通过在发送脉冲与验证之间循环来主动安排(place) Vth，脉冲电流在未通过最后验证操作的单元上被增大。
[0010]在图1中，提供了示出用于设置单元和用于重置单元的Vth及相对于重置和设置Vth分布的近似验证电压的曲线图100。在将重置脉冲发送到单元后，能够通过跨单元应用第一验证电压(即，ver_l)来验证单元的状态。ver_l是最小允许的重置Vth。最小ver_l通过在最高设置单元Vth与为可靠读取单元而需要的最低重置单元Vth之间的差来确定。最高重置Vth受过重置(over-reset)风险限制。如果重置脉冲促使Vth超过跨单元能够应用的最大电压，则单元将过重置。过重置单元不可更改成设置状态，这是因为单元可未被选择成应用设置脉冲到单元。在此情况下，单元可作为重置比特(即，在永久重置状态)被“卡住”。为避免过重置，重置脉冲电流剖面(current profile)可设计成平均产生接近重置分布的低端的Vth。如果起始重置脉冲电流剖面不足以安排所有单元高于ver_l的重置，则这可涉及多个重置脉冲和验证脉冲。更低的重置脉冲Vth安排也增大单元Vth接近ver_l的概率。Vth接近ver_l的更多小区呈指数性增大Vth干扰事件的概率。Vth高于ver_l级别的干扰事件将通常通过第一验证，指示单元已适当重置。然而，在确定验证状态后，单元可受干扰。例如，受干扰单元的状态可将电阻更改或降低到设置Vth。此类干扰可导致数据错误。
[0011]相应地，第二验证电压(S卩，ver_2)可跨单元应用以验证ver_l是否干扰单元。ver_2可低于ver_l，并且可高于设置状态Vth。将ver_2设置得太接近设置状态Vth可错过或忽视只稍微降低其Vth的受干扰单元。将ver_2设置得太接近ver_l也可增大干扰单元的风险。由于ver_2接近ver_l，因此，使用ver_2时干扰单元的风险可增大ver_l将干扰单元的概率。可基于干扰在重置单元分布中的单元(即，其Vth高于ver_l)的可接受的低概率，选择最大ver_2。可基于将捕获受ver_l验证操作干扰的可接受数量的单元的最低验证电压，选择最小ver_2。
[0012]例如，图1的曲线图100示出跨一群的许多单元的设置单元和重置单元的Vth分布。在一个示例中，ver_l可处在重置单元电压分布中的最低Vth比特。ver_2可设置得更靠近在设置与重置单元Vth分布之间电压差的中间。例如，在分布之间的差别通过设置Vth分布的上端定义下限，并且通过Vth重置分布的下端定义上限，以及在差别内的位置在下限为0%，并且在上限为100%的情况下，在ver_2的差别内的位置可在35-75%或40-65%的范围内，或者可处在大约差别的50%。在此示例中，分布的上限和下限可包括从2-10%误差的任何位置，以计及状态或电压位于设置与重置单元分布之间某处的外围(outlier)单
J L.ο
[0013]由于ver_2可从设置单元电压的分布和重置单元电压的分布中去除，因此，重置单元的分布的概率可很低，将设置单元识别或验证为重置单元的概率将很低，以及未能验证重置单元的概率将很低。然而，ver_2也可将外围单元识别为重置。所述技术的某些实施例可评估单元是否通过第一和第二验证电压。外围单元不可通过第一验证电压，并且受干扰单元不可通过第二验证电压。因此，组合的两个验证电压可用于大幅增大验证准确度而不会大幅增大干扰概率。一方面，验证可用于重置脉冲已应用到的单元，并且不可在其它单元上使用，因此，可能不存在被验证的预期为设置单元的比特。
[0014]在一些方面，双验证技术的ver_2可足够低，干扰重置单元的概率极低，并且ver_l可高于用于检测受干扰单元的最高所需设置Vth。ver_2的电压越高，将检测