示为模块以便更明确强调其实现独立性。例如，模块可实现为包括自定义VLSI电路或门阵列的硬件电路、诸如逻辑芯片、晶体管等现成的半导体或其它离散组件。模块也可在可编程硬件装置中实现，如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置或诸如此类。
[0052]模块也可在软件中实现以便由各种类型的处理器执行。可执行代码的识别的模块例如可包括计算机指令的一个或多个物理或逻辑块，这些块例如可组织为对象、过程或功能。不过，识别的模块的可执行文件无需物理上定位在一起，而是可包括在不同位置存储的全异指令，这些指令在以逻辑方式结合在一起时，包括模块并且实现用于模块的所述目的。
[0053]实际上，可执行代码的模块可以是单个指令或多个指令，并且甚至可在几个不同的代码段上，在不同的程序之间和跨几个存储器装置分布。类似地，操作数据可在本文中在模块内识别和示出，并且可以任何适合形式实施以及在任何适合类型的数据结构内组织。操作数据可收集为单个数据集，或者可在不同位置内分布，包括在不同存储装置内分布，并且可至少部分只作为在系统或网络上的电子信号存在。模块可以是无源或有源，包括用于执行所需功能的代理。
[0054]此说明书通篇对“示例”的引用指结合该示例描述的特定特征、结构或特性包括在至少一个发明实施例中。因此，在此说明书通篇各个位置出现的“在示例中”短语不一定全部指同一实施例。
[0055]在本文中使用时，为方便起见，多个项目、结构元素、组成元素和/或材料可在共同列表中示出。然而，应将这些列表视为好象列表的每个成员被单独识别为单独和唯一的成员。因此，不应只基于在共同群组中的其表示而无反面的指示，将此类列表的单独成员视为相同列表的任何其它成员的事实等效物。另外，各种发明实施例和示例可在本文中与用于其各种组件的备选一起引用。要理解的是，此类实施例、示例和备选不得视为彼此的事实等效物，而是要视为是单独和自主的。
[0056]此外，描述的特性、结构或特征可在一个或多个实施例中以任何适合的方式组合。在此描述中，提供了许多特定的细节，如布局的示例、距离、网络示例等。然而，相关领域的技术人员将认识到，在不存在一个或多个特定细节的情况下，或者通过其它方法、组件、布局等，许多变化是可能的。在其它实例中，熟知的结构、材料或操作未详细示出或描述，但仍视为在本公开内容的范围内。
[0057]虽然上述示例说明了在一个或多个特定应用中的特定实施例，但本领域技术人员将明白的是，在不脱离本文中清楚表达的原理和概念的情况下，能够在实现的形式、使用和细节上进行各种修改。相应地，除非受下述权利要求所限制，否则，无意限制本发明。
【主权项】
1.一种相变存储器，包括: 相变存储器单元阵列；以及 重置验证电路，用于: 将重置脉冲发送到所述单元阵列中的至少一个单元；响应跨所述至少一个单元应用第一验证电压，感应所述至少一个单元的阈值电压；响应跨所述至少一个单元应用第二验证电压，感应所述至少一个单元的重置单元阈值电压；以及确定所述至少一个单元的所述阈值电压是否低于所述第一或第二验证电压。2.如权利要求1所述的存储器，其中所述第二验证电压高于设置单元阈值电压，并且所述第一验证电压低于重置单元阈值电压。3.如权利要求1所述的方法，其中所述重置验证电路重复进行以下操作:发送所述重置脉冲；通过应用所述第一与第二验证电压，感应所述相变存储器单元的所述阈值电压；以及在重置单元阈值电压低于所述第一或第二验证电压时确定所述重置单元阈值电压是否低于所述第一或第二验证电压。4.如权利要求3所述的方法，其中所述重置验证电路重复所述发送、感应和确定预确定的次数。5.如权利要求3所述的方法，其中随着每次重复，增大所述重置脉冲的电压或电流、所述第一验证电压或所述第二验证电压。6.如权利要求5所述的方法，其中在所述重置单元阈值电压高于所述第一与第二验证电压前的重复是迭代，并且所述重置验证电路在前一迭代后的随后迭代重复在原始第一与第二验证电压开始，并且随着在所述随后的迭代中每次重复增大所述第一与第二验证电压。7.一种为相变存储器验证单元编程的方法，包括: 将重置脉冲发送到相变存储器单元； 响应跨所述相变存储器单元应用第一验证电压，感应所述相变存储器单元的阈值电压； 响应跨所述相变存储器单元应用低于所述第一验证电压的第二验证电压，感应所述相变存储器单元的所述阈值电压； 确定所述阈值电压是否低于所述第一或第二验证电压。8.如权利要求7所述的方法，其中确定所述相变存储器单元的所述阈值电压是否低于所述第一或第二验证电压包括确定在所述第一或第二验证电压的应用后所述相变存储器单元是否具有降低的电阻。9.如权利要求7所述的方法，其中所述第一验证电压低于重置单元阈值电压。10.如权利要求7所述的方法，还包括如果所述相变存储器单元的所述阈值电压低于所述第二验证电压，则确定所述相变存储器单元受所述第一验证电压干扰。11.如权利要求7所述的方法，还包括在所述相变存储器单元的所述阈值电压高于所述第一与第二验证电压时，确定所述相变存储器单元被成功重置。12.如权利要求7所述的方法，还包括选择所述第二验证电压，使得与使用所述第一验证电压干扰所述相变存储器单元的概率相比，干扰所述相变存储器单元的概率降低至少50%。13.如权利要求7所述的方法，还包括在所述相变存储器单元的所述阈值电压低于所述第一或第二验证电压时，将所述相变存储器单元识别为受干扰。14.一种系统，包括: 处理器； 电源；以及 耦合到所述处理器并且包括单元阵列的相变存储器，所述相变存储器包括执行以下操作的重置验证电路: 将重置脉冲发送到所述单元阵列中的至少一个单元；响应跨所述至少一个单元应用第一验证电压，感应所述至少一个单元的阈值电压；响应跨所述至少一个单元应用第二验证电压，感应所述至少一个单元的重置阈值电压；以及确定所述至少一个单元的所述阈值电压是否低于所述第一或第二验证电压。15.如权利要求14所述的系统，其中所述第二验证电压低于所述第一验证电压。16.如权利要求14所述的系统，其中通过使用逻辑确定在所述第一或第二验证电压的应用后所述相变存储器单元是否具有降低的电阻，所述重置验证电路确定所述阈值电压是否低于所述第一或第二验证电压。17.如权利要求14所述的系统，其中所述第二验证电压高于设置单元阈值电压，并且所述第一验证电压低于重置单元阈值电压。18.如权利要求14所述的系统，其中在重置单元阈值电压低于所述第一或第二验证电压时，所述重置验证电路循环操作预确定的次数。19.如权利要求18所述的系统，其中所述重置验证电路为用于所述至少一个单元的每次循环操作升高所述重置脉冲的电压或电流、所述第一验证电压或所述第二验证电压。20.如权利要求14所述的系统，其中在所述相变存储器单元的所述阈值电压低于所述第一或第二验证电压时，所述重置验证电路识别错误。
【专利摘要】本文公开了用于为相变存储器阵列验证单元编程的技术。在示例中，方法可包括将重置脉冲发送到相变存储器单元。方法可还包括响应跨相变存储器单元应用第一与第二验证电压，感应相变存储器单元的阈值电压，其中，第二验证电压低于第一验证电压。方法也可包括确定相变存储器单元的阈值电压是否低于第一或第二验证电压。
【IPC分类】G11C13/02, G11C16/34
【公开号】CN104981876
【申请号】CN201480009019
【发明人】D.J.楚, R.W.曾, D.里弗斯
【申请人】英特尔公司
【公开日】2015年10月14日
【申请日】2014年2月24日
【公告号】US20140269045, WO2014158538A1