一种具有替换行或列的mram芯片及替换、读写方法
【技术领域】
[0001]本发明涉及MRAM芯片，尤其涉及一种具有替换行或列的MRAM芯片及替换、读写方法。
【背景技术】
[0002]关于MRAM:
[0003]本发明的背景是MRAM技术的成熟。MRAM是一种新的内存和存储技术，可以像SRAM/DRAM 一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
[0004]它的经济性想当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。
[0005]MRAM 的原理:
[0006]MRAM的原理，是基于一个叫做磁性隧道结(Magnetic Tunnel Junct1n，MTJ)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。如图:
[0007]下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层同向或反向。由于量子物理的效应，电流可以穿过中间的隧道势皇层，但是MTJ的电阻和可变磁化层的磁化方向有关。磁化方向可以和固定磁化层同向为低电阻态，如图1所示；磁化方向可以和固定磁化层反向为高电阻态，如图2所示。
[0008]读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单:使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层同向，自上而下的电路把它置成反向。
[0009]MRAM 的架构
[0010]每个MRAM的记忆单元由一个MTJ和一个MOS管组成，MOS管的栅极(gate)连接到芯片的字线(Word Line)负责接通或切断这个单元，MTJ和MOS管串接在芯片的位线(BitLine)上，读写操作在位线上进行，如图3所示。
[0011]一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如:
[0012]?行地址解码器:把收到的地址变成字线的选择
[0013]?列地址解码器:把收到的地址变成位线的选择
[0014]?读写控制器:控制位线上的读(测量)写(加电流)操作
[0015]?输入输出控制:和外部交换数据
[0016]MRAM存储单元的读取操作，需要对MTJ的电阻进行测量，鉴定它是处于高电阻态还是低电阻态。但在工艺实施过程中，由于材料厚度不均匀、每个MTJ晶格缺陷的不一致、每个与MTJ连接的MOS管电阻也不一致，造成每个存储单元的电阻略有不同。存在一定的小概率，某个存储单元的低电阻反而高于参照电阻，或高电阻低于参照电阻，这样存储单元(bit)就是坏的，写进I会读出O或反之。
[0017]现代MRAM的工艺已经非常成熟，可以把出现坏的存储单元的几率控制在极小。但是未来MRAM芯片的密度将极大，每一个芯片上的存储单元数目也将大量增加。比如一千万分之一的坏存储单元概率听起来很小，但未来MRAM，每个芯片上可能有10亿个存储单元。如果采用通常的设计，10亿个存储单元中出现任何一个坏存储单元都使得这个芯片成为废品，那么几乎所有的芯片都是废品。
[0018]芯片合格率是影响成本的一个重要的因素，在芯片行业是关乎存亡的。因此必须在控制工艺的同时，采用一些电路设计技术，帮助提高芯片合格率。
【发明内容】
[0019]有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种具有替换行或列的MRAM芯片，使用替换行或列来替换具有坏MRAM存储单元的行或列，能够在相同的坏存储单元概率下，大幅度提高MRAM芯片的合格率，从而降低MRAM芯片的成本。
[0020]本发明提供一种MRAM芯片，包括一个或多个由MRAM存储单元组成的阵列，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器以及输入输出控制，每个阵列包括多个替换行或列，替换行或列用于替换具有坏MRAM存储单元的行或列。
[0021]进一步地，每个替换行或列包括非易失的地址寄存器，用于存储被替换行或列的地址。
[0022]进一步地，地址寄存器的位数取决于每个阵列中的MRAM存储单元的行数或列数。
[0023]本发明还提供一种上述MRAM芯片的替换方法，包括以下步骤:
[0024](I)MRAM芯片的自测试电路对MRAM芯片的每一行或列进行读写测试；
[0025](2)如果发现一个坏存储单元，坏存储单元所在的行或列标定为坏行或坏列，选择一个未使用的替换行或列，将坏行或坏列的地址写入选中的替换行或列的地址寄存器。
[0026]本发明还提供一种上述MRAM芯片的读写方法，MRAM阵列具有替换行，包括以下步骤:
[0027](I)收到读写操作的地址，将地址发给行地址解码器、列地址解码器以及所有替换行；
[0028](2)如果地址对应的行标定为坏行，地址寄存器中存储的地址与地址对应的行的地址相同的替换行打开，进行读写操作，并禁止行地址解码器打开地址对应的行。
[0029]进一步地，步骤⑵包括以下步骤:
[0030](21)替换行比较行地址与替换行的地址寄存器中存储的地址；
[0031](22)如果二者相同，打开替换行；
[0032](23)将行地址解码器的使能位置O。
[0033]本发明还提供一种上述MRAM芯片的读写方法，MRAM阵列具有替换列，包括以下步骤:
[0034](I)收到读写操作的地址，将地址发给行地址解码器、列地址解码器以及所有替换列；
[0035](2)如果地址对应的列标定为坏列，地址寄存器中存储的地址与地址对应的列的地址相同的替换列打开，进行读写操作，并禁止列地址解码器打开地址对应的列。
[0036]进一步地，步骤⑵包括以下步骤:
[0037](21)替换列比较列地址与替换列的地址寄存器中存储的地址；
[0038](22)如果二者相同，打开替换列；
[0039](23)将列地址解码器的使能位置O。
[0040]与现有技术相比，本发明提供的具有替换行或列的MRAM芯片及替换、读写方法，具有以下有益效果:使用替换行或列来替换具有坏MRAM存储单元的行或列，能够在相同的坏存储单元概率下，大幅度提高MRAM芯片的合格率，从而降低MRAM芯片的成本。
[0041]以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
【附图说明】
[0042]图1是磁性隧道结的低电阻态示意图；
[0043]图2是磁性隧道结的高电阻态示意图；
[0044]图3是MRAM存储单元；
[0045]图4是MRAM芯片的结构示意图；
[0046]图5是本发明的具有替换行的MRAM芯片的行地址操作示意图。
【具体实施方式】
[0047]如图4所示，本发明的一个实施例的MRAM芯片，包括一个或多个由MRAM存储单元组成的阵列，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器以及输入输出控制，每个阵列包