Mram芯片及其功耗控制方法
【技术领域】
[0001]本发明涉及半导体芯片领域，特别涉及一种MRAM芯片及其功耗控制方法。
【背景技术】
[0002]受电池电量的限制，某些应用场景，比如物联网、可穿戴式设备等，对芯片省电的要求很高。而这些应用场景下，芯片经常处于大部分时间休眠(sleep)，少部分时间工作的状态，因此对待机电流要求更高。
[0003]半导体芯片的特点是，即使不被使用，每一个MOS管器件都会有少许漏电。随着半导体工艺一代代地走向更加小型化，这种漏电越来越大。一个芯片的待机电流基本上正比于休眠时仍然通电的芯片面积。
[0004]目前使用随机存取存储器(RAM，Random Access Memory)技术，有动态随机存取存储器(DRAM，Dynamic Random Access Memory)和静态随机存取存储器(SRAM，StaticRandom Access Memory)两种。两种技术都是需要在上电状态才能保持其存储内容的，因此都避免不了因为漏电造成的待机电流。其中DRAM因为待机时还需要不断刷新其内容，待机电流更大。
[0005]目前低功耗的电子产品，其休眠时的功耗控制是由操作系统软件和电源控制硬件共同完成的，所述电源控制硬件通常是主芯片或者电源控制芯片的一部分。大致步骤如下:
[0006]操作系统软件决定进入休眠前通知电源控制硬件，后者选择性地关断不需要保持通电的外围器件的电源；
[0007]电源控制硬件连接外部设备和内部警戒系统(比如闹钟)的中断，在发生中断唤醒中央处理器(CPU，Central Processing Unit)的同时，打开外部设备的电源。
[0008]然而，上述方法至少存在以下缺点:
[0009]由于现有的内存芯片组通常使用DRAM或SRAM芯片，此二者并不能在休眠时关断电源，即便以内部磁性随机存储器(MRAM，Magnetic Random Access Memory)芯片取代这两种芯片时，仍然因MRAM芯片内部MOS管器件的漏电而无法将待机电流降到最低限度；由操作系统软件控制的电源开关，无法像硬件控制那样抓住每一个可以省电的时间段。
【发明内容】
[0010]本发明要解决的问题是现有MRAM芯片无法更有效地降低待机电流。
[0011]为解决上述问题，本发明技术方案提供一种MRAM芯片，包括:
[0012]总线监听及电源控制模块和主MRAM模块；
[0013]所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线的切断或接通；
[0014]所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
[0015]可选的，所述总线监听及电源控制模块包括:
[0016]地址获取模块，用于在监听到系统总线上由CPU发送给所述MRAM芯片的片选信号后，获取对于所述主MRAM模块的访问地址；
[0017]电源控制模块，用于根据对所述片选信号的监听结果控制对所述主MRAM模块进行供电的电源线的切断或接通。
[0018]可选的，所述总线监听及电源控制模块始终保持通电状态。
[0019]可选的，所述MRAM芯片还包括SRAM外部接口或DRAM外部接口。
[0020]为解决上述问题，本发明技术方案还提供一种上述MRAM芯片的功耗控制方法，包括:若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
[0021]可选的，所述MRAM芯片的功耗控制方法还包括:在切断对所述主MRAM模块进行供电的电源线之后，若收到来自系统总线上使用所述主MRAM模块的指令，则重新接通对所述主MRAM模块进行供电的电源线。
[0022]可选的，所述MRAM芯片的功耗控制方法还包括:在所述主MRAM模块完成上电初始化之前，通过发出等待信号使申请使用所述主MRAM模块的发起者等待。
[0023]可选的，所述MRAM芯片的功耗控制方法还包括:若接收到CPU发送的关闭所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
[0024]可选的，所述监听系统总线上使用所述主MRAM模块的指令包括:监听系统总线上由CPU发送给所述MRAM芯片的片选信号。
[0025]与现有技术相比，本发明的技术方案至少具有以下优点:
[0026]使MRAM芯片包含总线监听及电源控制模块和主MRAM模块，通过所述总线监听及电源控制模块监听系统总线上使用所述主MRAM模块的指令，相应控制对所述主MRAM模块进行供电的电源线的切断或接通，由此实现了在MRAM芯片内部进行电源控制，使得MRAM芯片在待机时具有对休眠醒来的CPU响应的能力，从而能够更有效地降低MRAM芯片的待机功耗。
【附图说明】
[0027]图1是本发明技术方案提供的MRAM芯片的结构示意图；
[0028]图2是本发明实施例的MRAM芯片的模块示意图。
【具体实施方式】
[0029]现有技术中，由于现有的内存芯片组通常使用DRAM或SRAM芯片并不能在休眠时关断电源，即便以MRAM芯片取代这两种芯片时，系统仍然无法在休眠关断MRAM芯片把待机电流降到最低限度；此外，由操作系统软件控制的电源开关，无法像硬件控制那样抓住每一个可以省电的时间段。
[0030]基于上述分析，本申请发明人认为:MRAM芯片在待机时必须有对休眠醒来的CPU响应的能力，不能全部切断电源。为此，本发明提出了在MRAM芯片内部进行电源控制的技术方案，从而能进一步地降低MRAM芯片的待机功耗。本发明技术方案最重要的应用在于对待机功耗要求很严格的物联网和可穿戴电子设备的领域。
[0031]如图1所示，本发明技术方案提供的MRAM芯片包括:总线监听及电源控制模块和主MRAM模块；所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线Vddi的切断或接通；所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
[0032]在具体实施例中，图1中与所述总线监听及电源控制模块相连，并为其进行供电的电源线Vdd2可以始终处于导通状态，也就是说，所述总线监听及电源控制模块能够在所述MRAM芯片处于待机期间始终保持通电状态，如此便能实现对于所述主MRAM模块的供电进行动态控制，从而将所述MRAM芯片的待机电流降到最低限度。
[0033]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
[0034]需要说明的是，本实施例提供的MRAM芯片以应用于物联网和可穿戴电子设备等低功耗的电子设备为例进行说明，此类电子设备的各硬件模块构成的系统中，除了采用MRAM芯片作为内存芯片，还包括系统总线、CPU、直接存储器访问(DMA，Direct MemoryAccess)控制器等。
[0035]MRAM是一种新的内存和存储技术，可以像SRAM/DRAM—样快速随机读写，还可以像闪存(Flash) —样在断电后永久保留数据。它的经济性相当地好，单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NORFlash的优势更大。它的性能也相当好，读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。
[0036]因此，在本实施例中，通过MRAM芯片替代传统的DRAM或SRAM芯片，能够大大降低电子设备的功耗，尤其是待机功耗。
[0037]虽然MRAM芯片可以在断电后保持内容，但其内部有大量的MOS管器件，如果MRAM芯片不能及时关断其电源，仍然会有待机漏电。为此，本实施例提供的MRAM芯片中引入了动态电源控制机制，使该MRAM芯片包括总线监听及电源控制模块和主MRAM模块，其中所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线Vddi的切断或接通，所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。
[0038]仍然可以参考图1，总线监听及电源控制模块与系统总线与主MRAM模块相连，总线监听及电源控制模块与主MRAM模块之间具有电源线VDD1，总线监听及电源控制模块可以控制电源线Vddi的断开或导通。此外，图1中连接总线监听及电源控制模块的电源线Vdd2则始终处于导通状态，也就是说，总线监听及电源控制模块始终维持上电状态。
[0039]在实际实施时，总线监听及电源控制模块内可以包含一个计时器，该计时器用于对没有收到任何来自系统总线上使用主MRAM模块的指令的持续时间进行计时，如果该计时器超过一个预设时间TO这后仍然没