专利名称：一种降低芯片功耗的方法及设备的制作方法
技术领域：
本发明涉及通信领域，特别涉及一种降低芯片功耗的方法及设备。
背景技术：
在通信领域中，芯片性能影响通信的质量；芯片的性能受自身的温度的影响，芯片本身的温度一方面由环境温度决定，另一方面由芯片自身的功耗决定；目前常常采用降低芯片的功耗来降低芯片的温度，以达到提高芯片性能的目的。目前 DVFS (Dynamic Voltage and Frequency kaling，动态电压和频率缩放)技术提供了一种降低芯片的功耗的方法，具体为根据当前单位时间内芯片的负载预测当前单位时间最近的下一个单位时间内芯片所需要的性能，并计算出在下一个单位时间内芯片所需要的电压，并通知电源管理模块在下一个单位时间内调整供给芯片的电压，如此通过动态调整供给芯片的电压来降低芯片的功耗。在实现本发明的过程中，发明人发现现有技术至少存在以下问题根据当前单位时间内芯片的负载预测出的下一个单位时间内芯片所需要的性能存在较大的不准确性，如果预测的性能大于芯片实际所需性能，则造成芯片的功耗的浪费； 如果预测的性能小于芯片实际所需性能，则会造成芯片的性能的损失。
发明内容
为了避免芯片功耗的浪费和性能的损失，本发明实施例提供了一种降低芯片功耗的方法及设备。本发明实施例提供的技术方案如下—种降低芯片功耗的方法，所述方法包括在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度，所述第二单位时间为所述第一单位时间之后的单位时间；根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压；在所述第二单位时间向所述处理单元供给所述处理单元所需的电压。一种降低芯片功耗的设备，所述设备包括接收模块，用于在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度，所述第二单位时间为所述第一单位时间之后的单位时间；确定模块，用于根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压；供给模块，用于在所述第二单位时间内向所述处理单元供给所述处理单元所需的电压。在本发明实施例中，在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，根据芯片包括的处理单元对应的逻辑模块的配置参数能够准确地确定出在第二单位时间内该处理单元所需的电压，在第二单位时间内向该处理单元供给该处理单元所需的电压。如此，能够避免芯片功耗的浪费和性能的损失。
图1是本发明实施例1提供的一种降低芯片功耗的方法流程图；图2是本发明实施例2提供的一种降低芯片功耗的方法流程图；图3是本发明实施例2提供的第二协议处理层的结构示意图；图4是本发明实施例3提供的第一种降低芯片功耗的设备示意图；图5是本发明实施例3提供的第二种降低芯片功耗的设备示意图；图6是本发明实施例3提供的第三种降低芯片功耗的设备示意图；图7是本发明实施例3提供的第四种降低芯片功耗的设备示意图；图8是本发明实施例3提供的第五种降低芯片功耗的设备示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。实施例1如图1所示，本发明实施例提供了一种降低芯片功耗的方法，包括步骤101 在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，该配置参数至少包括该逻辑模块包括的数据块的个数和所述数据块的长度，第二单位时间为第一单位时间之后的单位时间；步骤102 根据芯片包括的处理单元对应的逻辑模块的配置参数确定在第二单位时间内该处理单元所需的电压；步骤103 在第二单位时间向该处理单元供给该处理单元所需的电压。其中，上述步骤102可以包括(1)根据该处理单元对应的逻辑模块的配置参数获取在第二单位时间内该处理单元所需的频率；(2)根据在第二单位时间内该处理单元所需的频率，获取在第二单位时间内该处理单元所需的电压。进一步地，上述(1)可以包括(1-1)根据该处理单元对应的逻辑模块的配置参数计算出该处理单元对应的逻辑模块的处理量；(1-2)根据该处理单元对应的逻辑模块的处理量和该处理单元的延时指标，计算出在第二单位时间内该处理单元所需的频率。进一步地，上述⑵可以包括(2-1)根据在第二单位时间内该处理单元所需的频率，确定出该处理单元对应的频率范围；(2-2)根据该处理单元对应的频率范围，从存储的频率范围与电压的对应关系中获取在第二单位时间内该处理单元所需的电压。进一步地，在上述(1)后，还可以包括在第二单位时间内，将该处理单元的频率调整为该处理单元所需的频率。在本发明实施例中，在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，根据芯片包括的处理单元对应的逻辑模块的配置参数能够准确地确定出在第二单位时间内该处理单元所需的电压，在第二单位时间内向该处理单元供给该处理单元所需的电压。如此，能够避免芯片功耗的浪费和性能的损失。实施例2本发明实施例提供了一种降低芯片功耗的方法。在本实施例中，第一协议层将第一协议层内的程序发送给第二协议层，第二协议层内的芯片接收该程序并对该程序进行处理，且第二协议层内的芯片可以通过本实施例提供的方法来降低自身的功耗，以提高自身的性能，参见图2，该方法包括步骤201 在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，且该配置参数至少包括该逻辑模块包括的数据块的个数和数据块的长度，第二单位时间为第一单位时间之后的单位时间；其中，第一协议层内的任一个程序，假设为第一程序，按照第一程序内各程序段的功能可以将整个第一程序划分成一个或多个逻辑模块，逻辑模块包括一个或多个数据块； 第一协议层内的其他任一个程序，假设为第二程序，第二程序的结构与第一程序相同，即第二程序包括的逻辑模块的个数和类型都分别与第一程序包括的逻辑模块的个数和类型相同，但第一程序和第二程序内相同类型的逻辑模块包括的数据块的个数和数据块的长度不一定相同。其中，第二协议层内的任一个芯片内包括一个或多个处理单元，可以事先配置第二协议层内的芯片包括的处理单元对应程序中的一个或多个逻辑模块，第二协议层内的任一个芯片内包括的处理单元用于处理其对应逻辑模块包括的数据块。其中，第一协议层在第一单位时间内发送第一单位时间内所需处理的逻辑模块包括的数据块给第二协议层，第二协议层内的芯片接收第一协议层发送的逻辑模块包括的数据块，将该逻辑模块包括的数据块映射到该逻辑模块对应的处理单元中并通过该处理单元对该逻辑模块包括的数据块进行处理；同时第一协议层还在第一单位时间内发送第二单位时间内所需处理的逻辑模块的配置参数给第二协议层，第二协议层内的芯片接收该逻辑模块的配置参数并根据该逻辑模块的配置参数准备资源，该资源用于在第二单位时间内处理第一协议层发送的该逻辑模块包括的数据块。假设，第一协议层可以为数据链路层，第二协议层可以为物理层，第二协议层内的芯片对第一协议层内的程序进行基带处理；参见图3，第一协议层内的第一程序被划分的逻辑模块包括CRC(Cyclic Redundancy Check,循环冗余校验码)、分段、FEC(Forward Error Correction，前向纠错)、速率匹配、加扰和调制；第二协议层包括第一芯片和第二芯片，第一芯片内的处理单元包括HAC (Home Access Center，主接入中心)、第一处理核和第二处理核，第二芯片内的处理单元包括第三处理核和第四处理核，可以事先设置第一处理核对应第一程序包括的逻辑模块为CRC和分段，HAC对应第一程序包括的逻辑模块为FEC， 第二处理核对应第一程序包括的逻辑模块为速率匹配，第三处理核对应第一程序包括的逻辑模块为加扰，第四处理核对应第一程序包括的逻辑模块为调制，即第一处理核用于处理第一程序包括的CRC和分段两逻辑模块，HAC用于处理第一程序包括的逻辑模块为FEC，第二处理核用于处理第一程序包括的逻辑模块为速率匹配，第三处理核用于处理第一程序包括的逻辑模块为加扰，第四处理核用于处理第一程序包括的逻辑模块为调制。假设，第一协议层需要第二协议层的芯片在第二单位时间内处理的逻辑模块包括 CRC、分段、FEC、速率匹配、加扰和调制，则第一协议层在第一单位时间内发送第二单位时间内所需处理的逻辑模块CRC的配置参数、分段的配置参数、FEC的配置参数、速率匹配的配置参数、加扰的配置参数和调制的配置参数给第二协议层的芯片。其中，需要说明的是CRC的配置参数至少包括CRC包括的数据块的个数、数据块的长度和CRC位数；分段的配置参数至少包括分段包括的数据块的个数和数据块的长度； FEC的配置参数至少包括FEC包括的数据块的个数、数据块的长度和FEC编码方式；速率匹配的配置参数至少包括速度匹配包括的数据块的个数和数据块的长度；加扰的配置参数至少包括加扰包括的数据块的个数和数据块的长度；以及，调制的配置参数至少包括调制包括的数据块的个数和数据块的长度。其中，在通信领域中，一个单位时间可以为一个或多个TTI (Transmission Time Interval，传输时间间隔)。第一单位时间可以为当前的单位时间，第二单位时间可以为第一单位时间之后的第一个单位时间、第二个单位时间或第三个单位时间等。步骤202 针对第二单位时间内所需处理的任一个逻辑模块，根据该逻辑模块的配置参数计算出该逻辑模块的处理量；具体地，根据该逻辑模块包括的数据块的个数和数据块的长度计算出该逻辑模块的处理量；对于其他的任一逻辑模块，按与该逻辑模块相同的计算方法计算该逻辑模块的
处理量。其中，可以将该逻辑模块包括的数据块的个数与数据块的长度做乘法运算得到该逻辑模块的处理量。其中，需要说明的是对于逻辑模块CRC，则需要根据逻辑模块CRC包括的数据块的个数、数据块的长度和CRC位数计算出逻辑模块CRC的处理量；对于逻辑模块FEC，则需要根据逻辑模块FEC包括的数据块的个数、数据块的长度和FEC编码方式计算出逻辑模块 FEC的处理量。例如，根据CRC的配置参数计算出CRC的处理量为Cl，根据分段的配置参数计算出分段的处理量C2，根据FEC的配置参数计算出FEC的处理量C3，根据速率匹配的配置参数计算出速率匹配的处理量为C4，根据加扰的配置参数计算出加扰的处理量为C5，以及，根据调制的配置参数计算出调制的处理量为C6。步骤203 针对芯片中包括的任一个处理单元，根据该处理单元的延时指标和该处理单元对应的逻辑模块的处理量，计算出在第二单位时间内该处理单元所需的频率；具体地，获取该处理单元对应的延时指标，根据该处理单元的延时指标和该处理单元对应的逻辑模块的处理量按如下公式(1)计算出在第二单位时间内该处理单元所需的频率；
CF = —......(1);
T
其中，在公式(1)中，F为处理单元在第二单位时间内所需的频率，C为处理单元对应的逻辑模块的处理量，T为处理单元的延时指标。其中，对于第二协议层的芯片，可以事先设置芯片内的每个处理单元对应一个延时指标；当将数据输入到处理单元后，经过该处理单元对应的延时指标的时间后该处理单元输出该数据的处理结果。在本实施例中，可以事先设置第一处理核对应的延时指标为Tl、HAC对应的延时指标为T2、第二处理核对应的延时指标为T3、第三处理核对应的延时指标为T4以及第四处理核对应的延时指标为T5，其中，当将数据输入到第一处理核后，经过Tl时间后第一处理核输出处理该数据的结果，HAC的延时指标T2、第二处理核的延时指标T3、第三处理核的延时指标T4以及第四处理核的延时指标T5的含义类似，不再一一说明。例如，获取第一处理核的延时指标Tl，根据第一处理核对应的逻辑模块CRC的处
理量Cl和分段的处理量C2以及第一处理核的延时指标Tl，并按如下的公式(1-1)计算出
在第二单位时间内第一处理核所需的频率Fl ； Γ1+Γ2=……(μ1)
Tl获取HAC对应的延时指标Τ2，根据HAC对应的逻辑模块FEC的处理量C3和HAC的延时指标Τ2，并按如下的公式(1-2)计算出在第二单位时间内HAC所需的频率F2 ；
C3F2 = —...... (1-2)
Τ2获取第二处理核对应的延时指标Τ3，根据第二处理核对应的逻辑模块速率匹配的处理量C4和第二处理核的延时指标Τ3，并按如下的公式(1-3)计算出在第二单位时间内第二处理核所需的频率F3 ；
C4F3 = —...... (1-3)
Τ3获取第三处理核对应的延时指标Τ4，根据第三处理核对应的逻辑模块加扰的处理量C5和第三处理核的延时指标Τ4，并按如下的公式(1-4)计算出在第二单位时间内第三处理核所需的频率F4;
C5F4 = —...... (1-4)
Τ4获取第四处理核对应的延时指标Τ5，根据第四处理核对应的逻辑模块调制的处理量C6和第四处理核的延时指标Τ5，并按如下的公式(1-5)计算出在第二单位时间内第四处理核所需的频率F5 ；F5 = —...... (1-5)。
Τ5步骤204:根据在第二单位时间内该处理单元所需的频率，获取在第二单位时间内该处理单元所需的电压；具体地，根据在第二单位时间内该处理单元所需的频率，确定出该处理单元对应的频率范围，根据该处理单元对应的频率范围，从已存储的频率范围与电压的对应关系中获取在第二单位时间内该处理单元所需要的电压。其中，可以事先设置频率范围与电压的对应关系，例如，可以事先设置如表1所示的频率范围与电压的对应关系。表 权利要求
1.一种降低芯片功耗的方法，其特征在于，所述方法包括在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度，所述第二单位时间为所述第一单位时间之后的单位时间；根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压；在所述第二单位时间向所述处理单元供给所述处理单元所需的电压。
2.如权利要求1所述的方法，其特征在于，根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压，包括根据所述处理单元对应的逻辑模块的配置参数获取在所述第二单位时间内所述处理单元所需的频率；根据在所述第二单位时间内所述处理单元所需的频率，获取在所述第二单位时间内所述处理单元所需的电压。
3.如权利要求2所述的方法，其特征在于，根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的频率，包括根据所述处理单元对应的逻辑模块的配置参数计算出所述处理单元对应的逻辑模块的处理量；根据所述处理单元对应的逻辑模块的处理量和所述处理单元的延时指标，计算出在所述第二单位时间内所述处理单元所需的频率。
4.如权利要求2或3所述的方法，其特征在于，根据在所述第二单位时间内所述处理单元所需的频率，获取在所述第二单位时间内所述处理单元所需的电压，包括根据在所述第二单位时间内所述处理单元所需的频率，确定出所述处理单元对应的频率范围；根据所述处理单元对应的频率范围，从存储的频率范围与电压的对应关系中获取在所述第二单位时间内所述处理单元所需的电压。
5.如权利要求3所述的方法，其特征在于，所述计算出在所述第二单位时间内所述处理单元所需的频率之后，还包括在所述第二单位时间内，将所述处理单元的频率调整为所述处理单元所需的频率。
6.一种降低芯片功耗的设备，其特征在于，所述设备包括接收模块，用于在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度， 所述第二单位时间为所述第一单位时间之后的单位时间；确定模块，用于根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压；供给模块，用于在所述第二单位时间内向所述处理单元供给所述处理单元所需的电压。
7.如权利要求6所述的设备，其特征在于，所述确定模块包括第一获取单元，用于根据所述处理单元对应的逻辑模块的配置参数获取在所述第二单位时间内所述处理单元所需的频率；第二获取单元，用于根据在所述第二单位时间内所述处理单元所需的频率，获取在所述第二单位时间内所述处理单元所需的电压。
8.如权利要求7所述的设备，其特征在于，所述第一获取单元包括第一计算子单元，用于根据所述处理单元对应的逻辑模块的配置参数计算出所述处理单元对应的逻辑模块的处理量；第二计算子单元，用于根据所述处理单元对应的逻辑模块的处理量和所述处理单元的延时指标，计算出在所述第二单位时间内所述处理单元所需的频率。
9.如权利要求7或8所述的设备，其特征在于，所述第二获取单元包括确定子单元，用于根据在所述第二单位时间内所述处理单元所需的频率，确定出所述处理单元对应的频率范围；获取子单元，用于根据所述处理单元对应的频率范围，从存储的频率范围与电压的对应关系中获取在所述第二单位时间内所述处理单元所需的电压。
10.如权利要求8所述的设备，其特征在于，所述设备还包括调整模块，用于在所述第二单位时间内，将所述处理单元的频率调整为所述处理单元所需的频率。
全文摘要
本发明实施例提供了一种降低芯片功耗的方法，涉及通信领域，所述方法包括在第一单位时间内接收第二单位时间内芯片所需处理的逻辑模块的配置参数，所述配置参数至少包括所述逻辑模块包括的数据块的个数和所述数据块的长度，所述第二单位时间为所述第一单位时间之后的单位时间；根据所述芯片包括的处理单元对应的逻辑模块的配置参数确定在所述第二单位时间内所述处理单元所需的电压；在所述第二单位时间向所述处理单元供给所述处理单元所需的电压。所述设备包括接收模块、确定模块和供给模块。本发明能够避免芯片的功耗的浪费和性能的损失。
文档编号H04W52/02GK102511188SQ201180003004
公开日2012年6月20日 申请日期2011年11月14日 优先权日2011年11月14日
发明者朱元好 申请人:华为技术有限公司