有收到来自于系统总线上使用主MRAM模块的指令，总线监听及电源控制模块便控制切断连接主MRAM模块的电源线Vddi，但总线监听及电源控制模块自身仍处于通电状态。
[0040]在具体实施时，对于所述预设时间TO的选取是取决于所述主MRAM模块上电初始化所需的时间。例如可以将TO选择为10倍于主MRAM模块上电初始化所需的时间。
[0041]在本实施例中，除了可以由总线监听及电源控制模块根据其内部的计时器的持续计时作为断开连接主MRAM模块的电源线Vddi的触发条件之外，还可以采取另外的实现方式，比如也可以由软件通过CPU发出控制主MRAM模块关闭的指令，当总线监听及电源控制模块接收到该指令时便控制断开电源线Vddi，此后，当主MRAM模块需要重新启动时，则由总线监听及电源控制模块控制自动打开。
[0042]在具体实施时，在断开对主MRAM模块供电的电源线Vddi后，如果收到来自系统总线上使用主MRAM模块的指令，则可以在总线监听及电源控制模块的控制下重新接通对主MRAM模块进行供电的电源线Vddi。
[0043]图2是本实施例的MRAM芯片的模块示意图。相对于现有的MRAM芯片，本发明技术方案增加了图2所示的电源控制模块，所述电源控制模块与图2所示的地址获取模块都属于所述总线监听及电源控制模块，需要始终保持上电状态，其他模块的电源受到所述电源控制模块的控制。
[0044]具体实施时，所述总线监听及电源控制模块监听系统总线上使用所述主MRAM模块的指令包括监听系统总线上由CPU发送给所述MRAM芯片的片选信号。所述地址获取模块用于在监听到系统总线上由CPU发送给所述MRAM芯片的片选信号后，获取对于所述主MRAM模块的访问地址；所述电源控制模块用于根据对所述片选信号的监听结果控制对所述主MRAM模块进行供电的电源线的切断或接通。
[0045]需要说明的是，图2示出的行地址解码模块、列地址解码模块、MRAM阵列、输入输出控制模块以及读写控制模块可以认为是图1所示主MRAM模块的组成部分，虽然这些模块的电源受到所述电源控制模块的控制是区别于现有技术的，但这些模块所能实现的各自功能与现有技术的RAM芯片中相应模块是类似的，本领域技术人员完全能够理解其具体实现过程，此处不再详细描述。
[0046]在实际实施时，还可以在现有的内存接口协议上增加一个由MRAM芯片发出的等待信号，在MRAM芯片被唤醒还没有完成初始化的时候(即在主MRAM模块完成上电初始化之前)，可以通过发送所述等待信号，迫使申请使用主MRAM模块的发起者稍作等待。本领域技术人员知晓，申请使用所述主MRAM模块的发起者通常可以是CPU、DMA控制器等，这些都称为总线Master，而MRAM芯片则作为总线Slave。
[0047]本领域技术人员知晓，在现有技术中，对于固化程序的指令代码和固定数值的存储通常是依靠ROM实现的，对于程序运行中所述CPU核计算时所涉及数据的随机存取，则一般依靠RAM实现，而对于应用程序的指令代码和需要永久保存的数据的存储则是依靠Flash实现。而在本发明实施例中，所述MRAM芯片除了可以代替RAM芯片，还可以同时替代现有技术中常用的ROM和Flash，即所述主MRAM模块还可以用于存储固化程序的指令代码和固定数值(例如常量数据或变量数据)、应用程序的指令代码以及需要永久保存的数据中的至少一种，从而完成通讯、存储以及运行相关应用，不但能使系统的设计和制成更为简单，对减小运用该MRAM芯片的设备体积、成本有帮助，而且MRAM相对于SRAM和Flash具有更低的功耗还能够降低设备的总体功耗。
[0048]本实施例中，所述MRAM芯片可以使用SRAM外部接口或DRAM外部接口。两者的主要差别如下:
[0049]在SRAM协议中，CPU首先用片选(CS，Chip Select)信号通知RAM芯片，并马上把地址从数据线上发送给RAM，然后再用0E、WE等信号控制RAM在双方约定的时间内收发数据。
[0050]在DRAM协议中，CPU首先用CS信号通知RAM芯片，并马上在RAS、CAS信号的协助下，分两次把行(ROW)地址和列(Column)地址通过共用的地址线发给RAM芯片，再用CAS、RAS、WE等信号下，控制RAM在双方约定的时间内收发数据。
[0051 ] 可见，无论使用DRAM还是SRAM的协议，电源控制模块都可以使用CS信号监控总线活动。在预设的时间内如果不发生CS信号的活动，就关断图1所示电源线Vddi;—旦CS信号重新活动，马上接通图1所示电源线Vddi，并在与CPU约定的时间内完成整个MRAM芯片的重新初始化以准备好接收或发送数据。
[0052]基于上述MRAM芯片，本实施例还提供一种上述MRAM芯片的功耗控制方法，包括:若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
[0053]具体实施时，在切断对所述主MRAM模块进行供电的电源线之后，若收到来自系统总线上使用所述主MRAM模块的指令，则重新接通对所述主MRAM模块进行供电的电源线。
[0054]在所述主MRAM模块完成上电初始化之前，可以通过发出等待信号使申请使用所述主MRAM模块的发起者等待。
[0055]若接收到CPU发送的关闭所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。
[0056]实际实施时，所述预设时间取决于所述主MRAM模块上电初始化所需要的时间。
[0057]具体实施时，所述总线监听及电源控制模块监听系统总线上使用所述主MRAM模块的指令包括:监听系统总线上由CPU发送给所述MRAM芯片的片选信号。
[0058]所述MRAM芯片的功耗控制方法的具体实施还可以参考上述MRAM芯片的实施，在此不再赘述。
[0059]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种MRAM芯片，其特征在于，包括: 总线监听及电源控制模块和主MRAM模块； 所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线的切断或接通； 所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。2.根据权利要求1所述的MRAM芯片，其特征在于，所述总线监听及电源控制模块包括: 地址获取模块，用于在监听到系统总线上由CPU发送给所述MRAM芯片的片选信号后，获取对于所述主MRAM模块的访问地址； 电源控制模块，用于根据对所述片选信号的监听结果控制对所述主MRAM模块进行供电的电源线的切断或接通。3.根据权利要求1所述的MRAM芯片，其特征在于，所述总线监听及电源控制模块始终保持通电状态。4.根据权利要求1所述的MRAM芯片，其特征在于，还包括SRAM外部接口或DRAM外部接口。5.一种如权利要求1至4任一项所述MRAM芯片的功耗控制方法，其特征在于，包括: 若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。6.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，还包括:在切断对所述主MRAM模块进行供电的电源线之后，若收到来自系统总线上使用所述主MRAM模块的指令，则重新接通对所述主MRAM模块进行供电的电源线。7.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，还包括:在所述主MRAM模块完成上电初始化之前，通过发出等待信号使申请使用所述主MRAM模块的发起者等待。8.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，还包括:若接收到CPU发送的关闭所述主MRAM模块的指令，则切断对所述主MRAM模块进行供电的电源线。9.根据权利要求5所述的MRAM芯片的功耗控制方法，其特征在于，所述监听系统总线上使用所述主MRAM模块的指令包括:监听系统总线上由CPU发送给所述MRAM芯片的片选信号。
【专利摘要】一种MRAM芯片及其功耗控制方法，所述MRAM芯片包括：总线监听及电源控制模块和主MRAM模块；所述总线监听及电源控制模块用于监听系统总线上使用所述主MRAM模块的指令，并控制对所述主MRAM模块进行供电的电源线的切断或接通；所述主MRAM模块用于程序运行中CPU计算时所涉及数据的随机存取。上述MRAM芯片的功耗控制方法包括：若监测到预设时间内未收到任何来自系统总线上使用所述主MRAM模块的指令，则切断对所述主MRAM进行供电的电源线。本发明技术方案能降低MRAM芯片的待机功耗。
【IPC分类】G06F1/32
【公开号】CN105630128
【申请号】CN201510203650
【发明人】戴瑾
【申请人】上海磁宇信息科技有限公司
【公开日】2016年6月1日
【申请日】2015年4月24日