括多个替换行，替换行用于替换具有坏MRAM存储单元的行。
[0048]每个替换行包括地址寄存器，用于存储被替换行的地址。地址寄存器为非易失的寄存器，可以用Efuse技术实施。Efuse是一种成熟的只写一次的存储技术，通过烧断或不烧断集成在芯片中的危险保险丝实现。
[0049]地址寄存器的位数取决于每个阵列中的MRAM存储单元的行数，例如阵列中的MRAM存储单元的行数为1024，地址寄存器的位数为10。
[0050]本实施例中的具有替换行的MRAM芯片的替换方法，包括以下步骤:
[0051](I)MRAM芯片的自测试电路对MRAM芯片的每一行进行读写测试；
[0052](2)如果发现一个坏存储单元，坏存储单元所在的行标定为坏行，选择一个未使用的替换行，将坏行的地址写入选中的替换行的地址寄存器。
[0053]本实施例中的具有替换行的MRAM芯片的读写方法，包括以下步骤:
[0054](I)收到读写操作的地址，将地址发给行地址解码器、列地址解码器以及所有替换行；
[0055](2)如果地址对应的行标定为坏行，地址寄存器中存储的地址与地址对应的行的地址相同的替换行打开，进行读写操作，并禁止行地址解码器打开地址对应的行。
[0056]步骤⑵包括以下步骤:
[0057](21)替换行比较行地址与替换行的地址寄存器中存储的地址；
[0058](22)如果二者相同，打开替换行；
[0059](23)将行地址解码器的使能位置O。
[0060]对于行地址的具体操作，如图5所示，将行地址发送给行地址解码器与所有坏行的替换行，例如坏行I的替换行与坏行2的替换行:
[0061]坏行I的替换行收到行地址，判断行地址对应的行是否是坏行1，也就是比较行地址与该行的地址寄存器中存储的地址，如果是坏行1，打开坏行I的替换行，并且将行地址解码器的使能位置O ;
[0062]坏行2的替换行收到行地址，判断行地址对应的行是否是坏行2，也就是比较行地址与该行的地址寄存器中存储的地址，如果是坏行2，打开坏行2的替换行，并且将行地址解码器的使能位置O ;
[0063]......;
[0064]行地址解码器收到行地址，判断使能位是否为1，如果使能位为1，打开行地址对应的行。
[0065]本发明的另一个实施例的MRAM芯片，与第一个实施例的区别在于，每个阵列包括多个替换列，替换列用于替换具有坏MRAM存储单元的列。
[0066]本实施例中的具有替换列的MRAM芯片的替换方法，包括以下步骤:
[0067](I)MRAM芯片的自测试电路对MRAM芯片的每一列进行读写测试；
[0068](2)如果发现一个坏存储单元，坏存储单元所在的列标定为坏列，选择一个未使用的替换列，将坏列的地址写入选中的替换列的地址寄存器。
[0069]本实施例中的具有替换列的MRAM芯片的读写方法，包括以下步骤:
[0070](I)收到读写操作的地址，将地址发给行地址解码器、列地址解码器以及所有替换列；
[0071 ] (2)如果地址对应的列标定为坏列，地址寄存器中存储的地址与地址对应的列的地址相同的替换列打开，进行读写操作，并禁止列地址解码器打开地址对应的列。
[0072]步骤⑵包括以下步骤:
[0073](21)替换列比较列地址与替换列的地址寄存器中存储的地址；
[0074](22)如果二者相同，打开替换列；
[0075](23)将列地址解码器的使能位置O。
[0076]本发明提供的具有替换行或列的MRAM芯片及替换、读写方法，使用替换行或列来替换具有坏MRAM存储单元的行或列，能够在相同的坏存储单元概率下，大幅度提高MRAM芯片的合格率，从而降低MRAM芯片的成本。
[0077]以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
【主权项】
1.一种MRAM芯片，包括一个或多个由MRAM存储单元组成的阵列，每个阵列与控制电路连接，所述控制电路包括行地址解码器、列地址解码器、读写控制器以及输入输出控制，其特征在于，每个所述阵列包括多个替换行或列，所述替换行或列用于替换具有坏MRAM存储单元的行或列。2.如权利要求1所述的MRAM芯片，其特征在于，每个所述替换行或列包括非易失的地址寄存器，用于存储被替换行或列的地址。3.如权利要求1所述的MRAM芯片，其特征在于，所述地址寄存器的位数取决于每个阵列中的MRAM存储单元的行数或列数。4.一种如权利要求1-3任一项所述的MRAM芯片的替换方法，其特征在于，所述替换方法包括以下步骤: (1)MRAM芯片的自测试电路对MRAM芯片的每一行或列进行读写测试； (2)如果发现一个坏存储单元，所述坏存储单元所在的行或列标定为坏行或坏列，选择一个未使用的替换行或列，将所述坏行或坏列的地址写入选中的替换行或列的地址寄存器。5.一种如权利要求1-3任一项所述的MRAM芯片的读写方法，MRAM阵列具有替换行，其特征在于，所述方法包括以下步骤: (1)收到读写操作的地址，将所述地址发给行地址解码器、列地址解码器以及所有替换行； (2)如果所述地址对应的行标定为坏行，地址寄存器中存储的地址与所述地址对应的行的地址相同的替换行打开，进行读写操作，并禁止所述行地址解码器打开所述地址对应的行。6.如权利要求5所述的MRAM芯片的读写方法，其特征在于，步骤(2)包括以下步骤: (21)替换行比较行地址与所述替换行的地址寄存器中存储的地址； (22)如果二者相同，打开所述替换行； (23)将行地址解码器的使能位置O。7.一种如权利要求1-3任一项所述的MRAM芯片的读写方法，MRAM阵列具有替换列，其特征在于，所述方法包括以下步骤: (1)收到读写操作的地址，将所述地址发给行地址解码器、列地址解码器以及所有替换列； (2)如果所述地址对应的列标定为坏列，地址寄存器中存储的地址与所述地址对应的列的地址相同的替换列打开，进行读写操作，并禁止所述列地址解码器打开所述地址对应的列。8.如权利要求7所述的MRAM芯片的读写方法，其特征在于，步骤(2)包括以下步骤: (21)替换列比较列地址与所述替换列的地址寄存器中存储的地址； (22)如果二者相同，打开所述替换列； (23)将列地址解码器的使能位置O。
【专利摘要】本发明提供一种MRAM芯片，包括一个或多个由MRAM存储单元组成的阵列，每个阵列与控制电路连接，控制电路包括行地址解码器、列地址解码器、读写控制器以及输入输出控制，每个阵列包括多个替换行或列，替换行或列用于替换具有坏MRAM存储单元的行或列。本发明提供上述MRAM芯片的替换、读写方法。本发明提供的具有替换行或列的MRAM芯片及替换、读写方法，使用替换行或列来替换具有坏MRAM存储单元的行或列，能够在相同的坏存储单元概率下，大幅度提高MRAM芯片的合格率，从而降低MRAM芯片的成本。
【IPC分类】G11C11/16
【公开号】CN105609129
【申请号】CN201510405588
【发明人】戴瑾
【申请人】上海磁宇信息科技有限公司
【公开日】2016年5月25日
【申请日】2015年7月10日