Ram检测装置及其检测方法
【专利摘要】本发明提供一种RAM检测装置。所述RAM检测装置包括FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括BRAM；ROM，用于存储所述FPGA算法逻辑；显示器，用于显示所述RAM的检测结果；电源，用于提供测试所需电压；DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压；RAM夹具，用于装夹RAM。与相关技术相比，本发明提供的RAM检测装置，可快速检测RAM的故障，且可快速定位和固定所述RAM。本发明还提供一种RAM检测装置的检测方法。
【专利说明】
RAM检测装置及其检测方法
技术领域
[0001]本发明涉及RAM检测技术领域，尤其涉及一种RAM检测装置及其检测方法。
【背景技术】
[0002]随着电子技术的飞速发展，个人计算机、手机以及各种通信设备越来越普及，同时对各种电子产品的需求也飞速提升。但电子生产工厂的技术实力不均，在生产中会经常遇到各种问题，如电子产品启动异常、业务异常等，绝大部分电子产品的启动异常与存储器异常有关，而随机存取存储器(random access memory，RAM)的异常又是影响电子产品发生故障的主要因素。
[0003]相关技术中，当电子生产商生产的电子产品启动异常时，电子生产厂商通常没有用来检测存储器异常的检测工具，只能寻找存储器供应商进行技术支持，故障解决的周期长，影响电子产品的上市速度，从而影响公司自身的竞争力。
[0004]因此，有必要提供一种RAM检测装置解决上述问题。
【发明内容】
[0005]本发明的目的是解决上述技术问题，提供一种检测RAM故障快速简单、且定位RAM快速的RAM检测装置。
[0006]为解决上述技术问题，本发明提供一种RAM检测装置，包括:
[0007]FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括
[0008]BRAM ；
[0009]R0M，用于存储所述FPGA算法逻辑；
[0010]显示器，用于显示所述RAM的检测结果；
[0011 ]电源，用于提供测试所需电压；
[0012]DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压；
[0013]RAM夹具，用于装夹所述RAM，所述RAM夹具包括测试底座、与所述测试底座相对设置的测试卡座和设于所述测试卡座远离所述测试底座一侧的固定压板，所述RAM夹具还包括设置于所述测试底座和所述固定压板之间的第一限位框及设置于所述测试卡座的第二限位框，所述测试底座包括底座本体和设于所述底座本体的多个间隔设置的第一测试触点，所述测试卡座包括卡座本体和设于所述卡座本体的分别与所述第一测试触点正对设置的多个第二测试触点。
[0014]优选的，所述第一测试触点包括控制线触点、地址线触点、数据线触点和电源触点。
[0015]优选的，所述RAM夹具还包括弹性触点，所述第一测试触点和所述第二测试触点通过所述弹性触点电连接。
[0016]优选的，所述RAM夹具还包括设置于所述固定压板和所述测试卡座之间并固定于所述固定压板的弹性橡胶。
[0017]优选的，所述显示器为LED显示屏。
[0018]优选的，所述RAM检测装置还包括温度检测传感器，所述温度检测传感器与所述FPGA电连接，所述温度检测传感器用于检测所述RAM工作时的表面温度。
[0019]提供一种所述RAM检测装置的检测方法，包括以下步骤；
[0020]提供待检测RAM;
[0021]装夹RAM，将所述RAM装夹于所述RAM夹具；
[0022]选择检测逻辑，根据所述RAM的类型，选择对应的检测逻辑；
[0023]选择地址线和数据线，根据所述RAM的容量，选择检测用的地址线和数据线；
[0024]检测地址线，按照算法逻辑检测所述RAM的地址线，从若干特定地址组中选取被测地址，将设定数据写入所述RAM的所述被测地址，读取所述被测地址的数据并与写入的所述设定数据比较，当读取的所述被测地址的数据与写入的所述设定数据相同，且其它未被测地址读取数据也与写入的所述设定数据相同时，则判断出错，显示检测结果，退出测试；
[0025]检测数据线，按照算法逻辑检测所述RAM的数据线，将若干设定数据组写入所述RAM的固定地址，读取对应的所述固定地址的数据并与写入的所述设定数据组比较，比较出错时，显示检测结果，退出测试；
[0026]检测控制线，当地址线检测和数据线检测同时出错时，判断所述RAM的控制线异常，显示检测结果，退出测试；
[0027]BRAM随机检测，控制线检测通过后，所述BRAM按照预设频率进行随机读写操作，将写入的设定数据与读取的数据比较，比较出错时，则判断存储单元出错，显示检测结果，退出测试。
[0028]优选的，在所述检测地址线步骤中，所述设定数据为0X55AA。
[0029]优选的，在所述检测地址线步骤中，所述特定地址组包括全O地址、100…00地址、010...00 地址、001...00 地址、000‘"10地址、000‘"01地址、全1地址、101‘"00地址、110‘"00地址、111...10 地址、111...01 地址。
[0030]优选的，在所述检测数据线步骤中，所述数据组包括全O、全1、100...00、010...00、001...00、000...10、000...01。
[0031]与相关技术相比，本发明提供的RAM检测装置通过设置所述FPGA和所述ROM，所述FPGA根据储存于所述ROM的逻辑算法检测所述RAM的各种接口和性能，使用户可快速简单地检测所述RAM的故障。同时通过设置所述显示器，将故障的检测结果显示，使检测结果直观明了。通过设置所述RAM夹具，使检测所述RAM时，定位和固定所述RAM快速简单，且所述测试卡座可快速更换，使实现不同所述RAM的检测。
【附图说明】
[0032]图1为本发明RAM检测装置的结构示意图；
[0033]图2为本发明RAM检测装置中RAM夹具的结构示意图；
[0034]图3为本发明RAM检测装置的检测方法的流程图；
[0035]图4为本发明RAM检测装置的检测方法的逻辑框图。
【具体实施方式】
[0036]下面将结合附图和实施方式对本发明作进一步说明。
[0037]请参照图1，为本发明RAM检测装置的结构示意图。所述RAM检测装置I包括FPGAll、R0M12、显示器13、DC/DC转换器14、RAM夹具15、电源16和温度检测传感器17。
[0038]所述FPGAl I (Field — Programmable Gate Array)为现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。所述FPGAll内置算法逻辑，用于根据算法逻辑检测待检测的RAM。所述FPGAll包括可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、块随机存储器RAM(BL0CK RAM，BRAM)、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
[0039]所述R0M12用于存储所述FPGAlI算法逻辑。所述FPGAl I算法逻辑存储于外置的所述R0M12中，保证所述FPGAll掉电后仍可以保存信息并根据需求进行升级，实现所述RAM检测装置I的升级，不断满足各种应用需求。
[0040]所述显示器13用于显示所述RAM的检测结果，本实施方式中，所述显示器13为LED显示屏。所述显示器13根据检测的结果通过LED显示屏输出检测结果，根据测试要求可以输出所述RAM的地址线、数据线和控制线是否有开路、短路等故障，使用户可以简单快速地判断检测的所述RAM的故障范围，其检测结果直观明了。
[0041]所述DC/DC转换器14与所述电源16电连接，用于调节检测所述RAM所需电压。所述DC/DC转换器14将所述电源16电压转换成所述RAM的工作电压，根据检测的所述RAM的类型选择需转换的电压值。具体的，当所述RAM的类型为DDR2，则所述DC/DC转换器14的输出电压为1.8V;当所述RAM的类型为DDR3，所述DC/DC转换器14的输出电压为1.5V。所述DC/DC转换器14根据所述RAM不同的类型输出不同电压，为所述RAM检测时提供必需的电源，保证测试所述RAM的稳定工作。
[0042]请结合参照图2，为本发明RAM检测装置中RAM夹具的结构示意图。所述RAM夹具15用于装夹所述RAM。所述RAM夹具15包括测试底座151、测试卡座152、固定压板153、第一限位框154、第二限位框155、弹性触点156和弹性橡胶157。所述测试底座151与所述测试卡座152相对且平行设置，所述固定压板153设于所述测试卡座151远离所述测试底座151的一侧、所述第一限位框154设置于所述测试底座151和所述固定压板153之间，所述第二限位框155设置于所述测试卡座151。所述测试底座151和所述测试卡座152通过所述弹性触点156电气连接。所述弹性橡胶157设置于所述固定压板153和所述测试卡座152之间。
[0043]所述测试底座151包括底座本体1511和设于所述底座本体1511的多个间隔设置的第一测试触点1512。所述第一测试触点1512包括控制线触点、地址线触点、数据线触点和电源触点。所述测试卡座152包括卡座本体1521和位于所述卡座本体1521的分别与所述第一测试触点1512正对设置的多个第二测试触点1522。所述第一测试触点1512和所述第二测试触点1522通过所述弹性触点156电连接，以实现电气连接。所述测试卡座152可快速更换，不同类型的RAM对应不同的所述测试卡座152，使实现对不同RAM的检测。
[0044]所述固定压板153用于挤压所述RAM和所述测试卡座152，使所述测试卡座152与所述测试底座151通过所述弹性触点156电气连接，从而所述测试底座151为所述RAM提供所需的控制线、地址线、数据线和电源，以进行测试。
[0045]所述第一限位框154同时垂直并连接所述测试底座151和所述测试卡座152，所述第一限位框154用于限位并固定所述测试卡座152具体的，所述测试卡座152—端抵接所述第一限位框154，实现所述测试卡座152的限位，同时所述固定压板153挤压所述测试卡座152，使所述测试卡座152与所述测试底座151抵接，从而固定所述测试卡座152。
[0046]所述第二限位框155垂直并连接于所述测试卡座152，所述第二限位框155用于限位并固定所述RAM。具体的，所述RAM—端抵接所述第二限位框155，并通过所述弹性橡胶157挤压所述RAM，从而使所述RAM快速定位和固定，提高检测效率。
[0047]所述弹性橡胶157固定于所述固定压板153和所述测试卡座152之间，所述弹性橡胶157沿所述固定压板153的投影位于所述固定压板153的中间位置。通过设置所述弹性橡胶157，避免了所述固定压板153与待检测的所述RAM的直接接触，同时使所述RAM受力均匀，减少对所述RAM的损害，提高所述RAM检测装置I的使用寿命。
[0048]所述温度检测传感器17用于检测所述RAM工作时的表面温度，所述温度检测传感器17与所述FPGAll电连接。通过所述FPGAll读取所述温度检测传感器17检测的温度并通过所述显示器13显示，供用户查看。同时所述RAM检测装置I还可以外置DC电源监控装置(未图示)，根据输出的电源电流值I和所述RAM的检测电压V，即可以测试所述RAM工作的平均功耗数据为U*I，以供用户检测RAM工作的平均功耗。
[0049]与相关技术相比，本发明的RAM检测装置通过设置FPGA和ROM，FPGA根据储存于ROM的逻辑算法检测RAM的各种接口和性能，使用户可快速简单地检测RAM的故障。同时通过设置显示器，将故障的检测结果输出，使检测结果直观明了。通过设置RAM夹具，使检测RAM时，定位和固定RAM快速简单，且测试卡座可快速更换，使实现不同RAM的检测。
[0050]请结合参照图3和图4，其中，图3为本发明RAM检测装置的检测方法的流程图；图4为本发明RAM检测装置的检测方法的逻辑框图。本发明提供所述RAM检测装置I的检测方法，包括以下步骤:
[0051 ] 步骤SI，提供待检测RAM；
[0052 ] 步骤S2，装夹RAM，将所述RAM装夹于所述RAM夹具15 ；
[0053]具体的，将所述RAM各测试接口对应与所述测试卡座152上的地址线触点、数据线触点、控制线触点和电源触点对接。同时将所述测试卡座152—侧抵接所述第一限位框154，将所述RAM的一侧抵接所述第二限位框155，使所述测试卡座152和所述RAM实现限位。将所述固定压板153挤压所述RAM使所述测试卡座152的所述第二触点1522与所述测试底座151的所述第一测试触点1512电气连接，且实现所述RAM的固定。
[0054]步骤S3，选择检测逻辑，根据所述RAM的类型，选择对应的检测逻辑；
[0055]具体的，当所述RAM的类型为DDR3，则选择时钟采样为8倍采样速率，同时所述DC/DC转换器14输出电压为1.5V。当所述RAM的类型为DDR2，则选择时钟采样为4倍采样速率，同时所述DC/DC转换器14输出电压为1.8V。
[0056]步骤S4，选择地址线和数据线，根据所述待检测RAM的容量，选择检测用的地址线和数据线；
[0057]具体的，本实施方式中，所述RAM的类型为DDR3，所述RAM的容量为4Gbit(256M*16bit)，选择的地址线为AO…A14，选择的数据线为DO…D15。
[0058]步骤S5，按照算法逻辑检测所述RAM的地址线，从若干特定地址组中选取被测地址，将设定数据写入所述RAM的所述被测地址，读取所述被测地址的数据并与写入的所述设定数据比较，当读取的所述被测地址的数据与写入的所述设定数据相同，且其他未被测地址读取数据也与写入的所述设定数据相同时，则判断出错，显示检测结果，退出测试；
[0059]具体的，将设定数据0X55AA写入被测地址，所述被测地址从若干特定地址组选取。所述若干特定地址组包括:全O地址、100…00地址、010…00地址、001…00地址、000…10地址、000...01地址、全I地址、101...00地址、110...00地址、111."10地址、111."01地址。同时为提高检测效率，当被测地址为全O时，读取若干特定地址组包括:全O地址、100…00地址、010…00地址、001…00地址、000…10地址、000…01地址、全I地址；当被测地址为100...00时，读取若干特定地址组包括:100…00地址、010…00地址、001…00地址、000…10地址、000…01地址;被测地址为010...00时，读取若干特定地址组包括:010…00地址、001…00地址、000…10地址、000…01地址;检测地址为010...00时，读取若干特定地址组包括:010…00地址、001…00地址、000…1地址、000…OI地址;被测地址为全I时，读取若干特定地址组包括:全I地址、101…11地址、110…11地址、111…10地址、111…01地址;被测地址为101...11时，读取若干特定地址组包括:101…11地址、110…11地址、111...10地址、111.._01地址。同时将读取所述被测地址的数据并与写入的设定数据比较，当读取的所述被测地址的数据与写入的设定数据0X55AA相同，其它未被测地址的读取数据也与写入的设定数据0X55AA相同，则判断出错，退出测试，反之，则进行测试数据线。
[0060]步骤S6，检测数据线，按照算法逻辑检测所述RAM的数据线，将若干设定数据组写入所述RAM的固定地址，读取对应的所述固定地址的数据并与写入的所述设定数据组比较，比较出错时，显示检测结果，退出测试；
[0061]具体的，若干组设定数据包括全0、全1、100"_00、010"_00、001"_00、000"_10、
000…01。通过读取对应的所述固定地址的数据并与上述若干组设定数据比较，当读取对应的所述固定地址的数据并与上述若干组设定数据不一致时，则判断出错，退出测试，反之，则进行测试控制线。
[0062]步骤S7，检测控制线，当地址线检测和数据线检测同时出错时，则判断所述RAM的控制线异常，显示检测结果，退出测试；
[0063]具体的，当显示测试地址线出错后再测试数据线也出错时，即地址线和数据线同时出错，则可判断控制线出错，退出测试，反之，则进行BRAM随机检测。
[0064]步骤S8，BRAM随机检测，控制线检测通过后，所述BRAM按照预设频率进行随机读写操作，将写入的设定数据与读取的数据比较，比较出错时，则判断存储单元出错，显示检测结果，退出测试。
[0065]具体的，所述BRAM读写频率为10MHz?200MHz，进一步的，所述BRAM读写频率为133MHz ο
[0066]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种RAM检测装置，其特征在于，包括: FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括BRAM ； ROM，用于存储所述FPGA算法逻辑； 显示器，用于显示所述RAM的检测结果； 电源，用于提供测试所需电压； DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压； RAM夹具，用于装夹所述RAM，所述RAM夹具包括测试底座、与所述测试底座相对设置的测试卡座和设于所述测试卡座远离所述测试底座一侧的固定压板，所述RAM夹具还包括设置于所述测试底座和所述固定压板之间的第一限位框及设置于所述测试卡座的第二限位框，所述测试底座包括底座本体和设于所述底座本体的多个间隔设置的第一测试触点，所述测试卡座包括卡座本体和设于所述卡座本体的分别与所述第一测试触点正对设置的多个第二测试触点。2.根据权利要求1所述的RAM检测装置，其特征在于，所述第一测试触点包括控制线触点、地址线触点、数据线触点和电源触点。3.根据权利要求1所述的RAM检测装置，其特征在于，所述RAM夹具还包括弹性触点，所述第一测试触点和所述第二测试触点通过所述弹性触点电连接。4.根据权利要求1所述的RAM检测装置，其特征在于，所述RAM夹具还包括设置于所述固定压板和所述测试卡座之间并固定于所述固定压板的弹性橡胶。5.根据权利要求1所述的RAM检测装置，其特征在于，所述显示器为LED显示屏。6.根据权利要求1所述的RAM检测装置，其特征在于，所述RAM检测装置还包括温度检测传感器，所述温度检测传感器与所述FPGA电连接，所述温度检测传感器用于检测所述RAM工作时的表面温度。7.根据权利要求1所述的RAM检测装置的检测方法，其特征在于，包括以下步骤； 提供待检测RAM; 装夹RAM，将所述RAM装夹于所述RAM夹具； 选择检测逻辑，根据所述RAM的类型，选择对应的检测逻辑； 选择地址线和数据线，根据所述RAM的容量，选择检测用的地址线和数据线； 检测地址线，按照算法逻辑检测所述RAM的地址线，从若干特定地址组中选取被测地址，将设定数据写入所述RAM的所述被测地址，读取所述被测地址的数据并与写入的所述设定数据比较，当读取的所述被测地址的数据与写入的所述设定数据相同，且其它未被测地址读取数据也与写入的所述设定数据相同时，则判断出错，显示检测结果，退出测试； 检测数据线，按照算法逻辑检测所述RAM的数据线，将若干设定数据组写入所述RAM的固定地址，读取对应的所述固定地址的数据并与写入的所述设定数据组比较，比较出错时，显示检测结果，退出测试； 检测控制线，当地址线检测和数据线检测同时出错时，判断所述RAM的控制线异常，显示检测结果，退出测试； BRAM随机检测，控制线检测通过后，所述BRAM按照预设频率进行随机读写操作，将写入的设定数据与读取的数据比较，比较出错时，则判断存储单元出错，显示检测结果，退出测试。8.根据权利要求7所述的RAM检测装置的检测方法，其特征在于，在所述检测地址线步骤中，所述设定数据为0X55AA。9.根据权利要求7所述的RAM检测装置的检测方法，其特征在于，在所述检测地址线步骤中，所述特定地址组包括全O地址、10…OO地址、Ol O…OO地址、OO1-OO地址、OOO…1地址、000...01 地址、全 I 地址、101...00 地址、110...00 地址、111...10 地址、111...01 地址。10.根据权利要求7所述的RAM检测装置的检测方法，其特征在于，在所述检测数据线步骤中，所述数据组包括全O、全 1、100...00、010...00、001...00、000...10、000…01。
【文档编号】G11C29/18GK105913878SQ201610244499
【公开日】2016年8月31日
【申请日】2016年4月19日
【发明人】金国华
【申请人】深圳极智联合科技股份有限公司