专利名称：有源矩阵基板、电光学装置及有源矩阵基板制造方法
技术领域：
本发明涉及已形成晶体管的有源矩阵基板、使用该有源矩阵基板的电光学装置、和有源矩阵基板的制造方法。更具体地说涉及用以检查构成晶体管的膜的膜质检查区的形成技术。
作为在基板上形成了晶体管和信号布线的有代表性的有源矩阵基板，有在液晶显示装置(电光学装置)中使用的有源矩阵基板。在该有源矩阵基板中内装驱动电路型的基板中，多个象素按照在绝缘基板上排列配置的多条扫描线和多条数据线的交叉点构成为矩阵状。在各象素上形成与扫描线和数据线连接的象素开关用薄膜晶体管(以下称TFT)和象素电极。在绝缘基板上的图象显示区域的外侧区域上构成向多条扫描线的每一条供给扫描信号的扫描驱动电路，和向多条数据线的每一条供给图象信号的数据驱动电路。这些驱动电路由多个TFT构成。
这些TFT中，例如象素开关用的TFT，如图5(A)和(B)所示，具有与扫描线同时形成的栅电极3a、作为数据线30的一部分的源电极6a通过第1层间绝缘膜4的第1接触孔4a电连接的源区1f、1d、与数据线30同时形成的由铝膜等构成的漏电极6d通过第1层间绝缘膜4的第2接触孔4d电连接的漏区1g、1e。在第1层间绝缘膜4的上层侧形成第2层间绝缘膜7。象素电极9a通过在该第2层间绝缘膜7上形成的第3接触孔对漏电极6d进行电连接。这样的结构基本上与在驱动电路上形成的TFT相同。
在此，有源矩阵基板在利用半导体工艺形成TFT50之后，要进行各种检查。在检查中，对判断为不适当的情况进行各种分析并反馈其结果。例如，分析源·漏区的杂质浓度、沟道区1a的结晶度等。通过进行这样的分析，以往是从表面侧对象素开关用或驱动电路用TFT 50进行闪光处理(ラスタ-)，按该顺序除去第2层间绝缘膜7、第一层间绝缘膜4、栅电极3a、栅绝缘膜2，露出沟道区1a或源·漏区，然后进行SIMS(二次离子质量分析)的元素分析或X射线分析。
然而，在进行源·源区或沟道区1a的分析时，像以往那样，用除去第2层间绝缘膜7、第1层间绝缘膜4、栅电极3a、栅绝缘膜2的方法，存在除去它们需要一定时间的问题。即，虽然成为检查对象部分的膜厚例如是50nm-100nm，但在进行该膜质检查之前有必要除去也有1μm的层间绝缘膜，在分析沟道区1a时有必要除去400nm的栅电极3a。进而，即使花费这样的时间进行闪光处理(ラスタ-)，TFT50的沟道区1a等由于充其量只能小到100μm，所以存在不能高精度的进行检查的问题。
鉴于以上问题，本发明的课题是提供一种能容易而且准确地检查TFT等晶体管的膜质的有源矩阵基板和使用它的电光学装置。
本发明的另一课题是提供一种通过不增加工序数形成经过了与构成晶体管的膜同样过程的膜质检查区，从而能高效地进行更准确的膜质检查的有源矩阵基板的制造方法。
为了解决上述课题，在本发明中，在将晶体管和信号布线形成在基板上的有源矩阵基板中，其特征在于具有在上述基板上的未形成上述晶体管和上述信号布线的区域的至少一处上备有与上述晶体管使用的半导体膜同层的膜质检查用半导体膜的膜质检查区。以下说明形成了MIS(Metal Insulater Semiconductor)晶体管作为晶体管的例，在这里，所谓MIS晶体管，其栅电极不限于金属，也包括使用导电化的硅。
在本发明中，上述膜质检查用半导体膜最好从在与位于上述晶体管上层的层间绝缘膜同层的检查区域侧层间绝缘膜上形成的开口部露出。
在本发明中，由于形成备有与晶体管所用的半导体膜同层的膜质检查用半导体膜的膜质检查区，如分析该膜质检查区，可对构成晶体管的源·漏区或沟道区的半导体膜进行元素分析或结晶度分析等膜质检查。由于膜质检查区从与层间绝缘膜同层的检查区域侧层间绝缘膜的开口部露出，所以能立即进行检查，与在晶体管侧检查的情况不同，不必除去层间绝缘膜或栅电极。因此能迅速而且容易地进行膜质检查。进而如是膜质检查区，将膜质检查用半导体膜形成得较大，也不对晶体管的晶体管特性等产生影响。因此，通过形成大的膜质检查区，能高精度地进行各种分析。
在本发明中，上述膜质检查用半导体膜，例如与上述晶体管的源·漏区同层，而且用相同的浓度导入与该源·漏区相同的杂质。
在制造这种结构的有源矩阵基板时，在按该顺序形成上述晶体管所用的半导体膜和栅绝缘膜的同时，按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区侧栅绝缘膜，然后进行如下工序。即，形成了用以形成上述晶体管的栅电极的导电膜后，将该导电膜图形化形成上述栅电极，同时从上述膜质检查区域侧除去导电膜的工序；通过上述栅绝缘膜有选择地将杂质导入上述半导体膜形成上述晶体管的源·漏区，同时通过上述检查区域侧栅绝缘膜也将杂质导入上述膜质检查用半导体膜的工序；在上述栅电极的表面侧上形成上述层间绝缘膜，同时在上述检查区域侧，在上述检查区域侧栅绝缘膜的表面侧上形成上述检查区域侧层间绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
如按照这样的制造方法，膜质检查用半导体膜由于与晶体管的源·漏区经历了大致相同的过程，所以即使将膜质检查用半导体膜作为检查对象时，也能以更高的精度检查晶体管的源·漏区的膜质。而且由于就这样利用制造晶体管的工艺形成膜质检查区，所以不增加工序数。
在本发明中，上述晶体管的源·漏区有时具有低浓度源·漏区和高浓度源·漏区。在这种情况下，上述膜质检查用半导体膜与上述低浓度源·漏区和高浓度源·漏区中一个源·漏区同层，而且作为用相同浓度导入与该源·漏区相同杂质的区域来形成。
在制造这种结构的有源矩阵基板时，按该顺序形成例如上述晶体管所用的半导体膜和栅绝缘膜，同时按该顺序对应作为该上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区域侧栅绝缘膜，然后进行如下的工序。即，在形成了用以形成上述晶体管的栅电板的导电膜之后，使该导电膜图形化，形成上述栅电极，同时从上述膜质检查区域侧除去导电膜的工序；通过上述栅绝缘膜将高浓度杂质和低浓度杂质有选择地导入上述半导体膜形成上述晶体管的上述低浓度源·漏区和上述高浓度源·漏区，同时通过上述检查区域侧栅绝缘膜也将上述低浓度杂质和上述高浓度杂质中的一种杂质导入上述膜质检查用半导体膜的工序；在上述栅电极的表面侧上形成上述层间绝缘膜，同时在上述检查区域侧，在上述检查区域侧栅绝缘膜表面侧上形成上述检查区域侧层间绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
在本发明中，当上述晶体管的源·漏区具有低浓度源·漏区和高浓度源·漏区时，上述膜质检查用半导体膜最好备有与上述低浓度源·漏区同层，而且按相同浓度导入与该低浓度源·漏区相同杂质的第1膜质检查用半导体膜，以及与上述高浓度源·漏区同层而且用相同浓度导入与该高浓度源·漏区相同杂质的第二膜质检查用半导体膜。如这样构成，即使在上述晶体管源·漏区具有低浓度源·漏区和高浓度源·漏区时，也能对各区域进行检查。
在制造这种结构的有源矩阵基板时，例如，按该顺序形成上述晶体管所用的半导体膜和栅绝缘膜，同时对应该作为上述膜质检查区的区域按该顺序形成上述膜质检查用半导体膜和检查区域侧栅绝缘膜，然后进行如下工序。即，在形成了用以形成上述晶体管的栅电极的导电膜后，使该导电膜图形化，形成上述栅电极，同时从上述膜质检查区域侧除去导电膜的工序；通过上述栅绝缘膜有选择地将高浓度杂质和低浓度杂质导入上述半导体膜，形成上述晶体管的上述低浓度源·漏区和上述高浓度源·漏区，同时通过上述膜质检查侧栅绝缘膜也有选择地将上述低浓度杂质和上述高浓度杂质导入上述膜质检查用半导体膜，形成上述第1膜质检查用半导体膜和上述第2膜质检查用半导体膜的工序；在上述栅电极的表面侧上形成上述层间绝缘膜，同时在上述检查区域侧，在上述检查区域侧栅绝缘膜的表面侧上形成上述检查区域侧层间绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
如按照这种制造方法，由于第1膜质检查用半导体膜和第2膜质检查用半导体膜分别经历了与晶体管的低浓度源·漏区和高浓度源·漏区大致相同的过程，所以即使将膜质检查用半导体膜作为检查对象时，也能用更高的精度检查晶体管源·漏区的膜质。而且由于能就这样利用制造晶体管的工艺形成膜质检查区，所以不会增加工序数。
在本发明中，将上述膜质检查用半导体膜用于上述晶体管的源·漏区的检查时，最好用比上述晶体管的源·漏区更大的面积形成上述膜质检查区域。
此外，在本发明中，也可以按上述晶体管的沟道区检查用来形成上述膜质检查用半导体膜。即，也可以按与上述晶体管的沟道区同层，而且作为按相同浓度沟道掺杂了与该沟道区相同的本征半导体膜或相同杂质的低浓度区来形成上述膜质检查用半导体膜。
在制造这种结构的有源矩阵基板时，例如，按该顺序形成上述晶体管所用的半导体膜和栅绝缘膜，同时按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区域侧栅绝缘膜，然后进行如下工序。即，在形成了用以形成上述晶体管的栅电极的导电膜后，使该导电膜图形化形成上述栅电极，同时从上述膜质检查区域侧除去导电膜的工序；在用掩膜覆盖上述膜质检查用半导体膜的状态下，通过上述栅绝缘膜将杂质有选择地导入上述半导体膜形成上述晶体管的源·漏区的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
如按照这种制造方法，由于膜质检查用半导体膜经历了与晶体管的沟道区大致相同的过程，所以即使将膜质检查用半导体膜作为检查对象，也能以更高的精度检查晶体管的沟道区的膜质。还由于能就这样利用制造晶体管的工艺形成膜质检查区域，所以不会增加工序数。
在本发明中，上述膜质检查用半导体膜是与上述晶体管的沟道区同层而且用相同浓度沟道掺杂与该沟道区相同的本征半导体膜或相同杂质的低浓度区域，上述膜质检查区域在上述膜质检查用半导体膜的表面上有时备有与上述晶体管的栅绝缘膜同层的膜质检查用栅绝缘膜。
在本发明中，上述膜质检查用栅绝缘膜最好从在与位于上述晶体管上层的层间绝缘膜同层的检查区域侧绝缘膜上形成的开口部露出。
按本发明，由于形成晶体管的沟道区和按该顺序层叠有分别与栅绝缘膜同层的膜质检查用半导体膜和膜质检查用栅绝缘膜的膜质检查区域，如在该膜质检查区进行检查，能检查晶体管的栅绝缘膜与沟道区界面杂质分布等膜质。这里，膜质检查区由于从与层间绝缘膜同层的检查区域侧绝缘膜的开口部露出，所以能立即着手检查，与在晶体管侧检查时不同，不必除去层间绝缘膜和栅电极。因此，能迅速而且容易地进行膜质检查。而且如果是膜质检查区即使形成得较大，也不会对晶体管的晶体管特性等产生影响。因此，通过形成大的膜质检查区，也能用高精度进行SIMS的膜质检查。
在制造这种结构的有源矩阵基板时，在形成上述晶体管的沟道区和栅绝缘膜时，按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和上述膜质检查用栅绝缘膜，然后进行如下的工序形成晶体管的栅电极，同时也在上述膜质检查区形成导电膜的工序；通过规定的掩膜导入杂质形成上述晶体管的源·漏区的工序；在上述栅电极的表面侧上形成上述层间绝缘膜，同时在上述检查区域侧，在上述导电膜的表面侧上形成上述检查区域侧绝缘膜的工序；在上述层间绝缘膜上形成对上述MIS晶体管的接触孔，同时在上述膜质检查区同时形成上述开口部，使上述导电膜露出的工序；通过上述开口部，蚀刻除去上述导电膜，从而使上述膜质检查用栅绝缘膜从上述开口部露出的工序。
如按照这种制造方法，由于膜质检查用栅绝缘膜和膜质检查用半导体膜与晶体管的栅绝缘膜和沟道区经历了大致相同的过程，所以即使将膜质检查用栅绝缘膜和膜质检查用半导体膜作为检查对象、也能以高精度检查晶体管的栅绝缘膜和沟道区的膜质。
在有源矩阵基板的另外的制造方法中，在形成上述薄膜晶体管的沟道区和栅绝缘膜时，按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和上述膜质检查用栅绝缘膜，然后进行如下工序与上述栅电极和上述扫描线一起形成用以使上述扫描线和上述数据线中的至少任何一个的布线相互电连接的短路用布线，并在上述膜质检查区域也同时形成导电膜的工序；通过规定的掩膜导入杂质，形成上述薄膜晶体管的源·漏区的工序；在上述栅电极和上述扫描线的表面侧形成上述层间绝缘膜，并在上述检查区域侧，在上述导电膜的表面侧同时形成上述检查区域侧绝缘膜的工序；在上述层间绝缘膜上在形成对上述薄膜晶体管的接触孔的同时形成使上述短路用布线的预定切断部露出的切断用孔，并在上述膜质检查区同时形成上述开口部使上述导电膜露出的工序；通过上述切断用孔，在上述预定切断部分用蚀刻法切断上述短路用布线并通过上述开口部同时刻蚀除去上述导电膜，从而在上述膜质检查区使上述膜质检查用半导体膜和上述膜质检查用栅绝缘膜露出的工序。如按照这种制造方法，由于利用切断静电保护用的短路线的工艺能使膜质检查区域露出，所以不会增加工序数。
在本发明中，如上述膜质检查区形成得使其与晶体管的沟道区相比具有相当大的面积，例如具有约1mm2以上的面积，则除了SIMS的元素检查外，还能利用拉曼散射分析等检查膜质检查用半导体膜(沟道区)的结晶度。因此，在由对非晶半导体膜进行结晶处理得到的多晶半导体膜形成薄膜晶体管等晶体管时，能有效地进行检查。
在本发明中，上述膜质检查用半导体膜有时形成在包括上述开口部形成区的区域上。即，上述膜质检查用半导体膜有时在比上述开口部形成区域更宽的范围内形成。而且上述膜质检查用半导体膜也有时形成在上述开口部的内侧区域。
在本发明中，上述晶体管是薄膜晶体管时，如果形成图象显示区域、从该图象显示区域的外周侧区域向上述扫描线和上述数据线输出信号的扫描线驱动电路和数据线驱动电路、向该驱动电路供给信号的多条上述信号布线，则能形成液晶显示装置等电光学装置用的有源矩阵基板，所说的图象显示区形成有与该薄膜晶体管的栅电极电连接的扫描线、与上述薄膜晶体管的源区电连接的数据线、和与上述薄膜晶体管的漏区电连接的象素电极。即，如果在该有源矩阵基板与形成了对置电极的对置基板之间挟持有液晶等电光学物质，则能够成液晶显示装置等电光学装置。在这样情况下，上述膜质检查区域形成在上述基板上的未形成上述图象显示区、上述扫描线驱动电路、上述数据线驱动电路和上述信号布线的区域中的至少一个地方。
图1是从对置基板侧观察应用了本发明的电光学装置的平面图。
图2是沿图1中的H-H′线切断时的电光学装置的剖面图。
图3是本发明的实施例1的电光学装置中所用的有源矩阵基板的框图。
图4是图3所示的有源矩阵基板的象素的等效电路图。
图5(A)(B)分别是在图3所示的有源矩阵基板上形成的象素TFT部及图1的膜质检查区的C-C′线的剖面图以及将其一部分放大显示的剖面图。
图6是表示图5所示的有源矩阵基板的制造方法的工序剖面图。
图7是紧接在图6所示的工序后进行的各工序的工序剖面图。
图8是紧接着图7所示的工序进行的各工序的工序剖面图。
图9是对本发明的实施例2的有源矩阵基板形成TFT的低浓度源·漏区的检查用膜质检查区时的高浓度杂质工序的剖面图。
图10(A)、(B)分别是对本发明实施例3的有源矩阵基板形成对TFT的低浓度源·漏区和高浓度源·漏区双方的检查用膜质检查区域时的高浓度杂质工序的剖面图，以及使用该工艺形成的膜质检查区的剖面图。
图11是在本发明实施例4的有源矩阵基板中，表示对TFT的沟道区的膜质检查区的结构的剖面图。
图12是对本发明的实施例5的有源矩阵基板表示在多个地方形成的膜质检查区的结构的剖面图。
图13是本发明实施例6的电光学装置所用的有源矩阵基板的框图。
图14是将图13所示的有源矩阵基板的图象显示区的角部分放大显示的平面图。
图15(A)、(B)分别是图13所示的有源矩阵基板的沿图14的象素TFT部的A-A′线、图16的抗静电部的B-B′线、图1的膜质检查区的C-C′线的剖面图，以及将其一部分放大显示的剖面图。
图16是表示图13所示的有源矩阵基板的信号布线与短路用布线的连接结构的平面图。
图17是在图13所示的有源矩阵基板上构成的静电保护电路的电路图。
图18是表示图13所示的有源矩阵基板的制造方法的工序剖面图。
图19是紧接在图18所示的工序进行的各工序的工序剖面图。
图20是紧接在图19所示的工序进行的各工序的工序剖面图。
图21是表示在应用了本发明的其它有源矩阵基板上形成的膜质检查区域的结构的剖面图。
下面将参照
本发明的实施例。
在说明各实施例之前，首先参照图1和图2说明电光学装置的总体结构。
图1是从对置基板侧观察应用了本发明的电光学装置的平面图。图2是沿图1中的H-H′线切断时的电光学装置的剖面图。
如图1和图2所示，在投射型显示装置等中所用的电光学装置300大致由在石英玻璃或耐热玻璃等绝缘基板10的表面上已按矩阵状形成了象素电极9a的有源矩阵基板200(有源矩阵基板)、在相同的石英玻璃或耐热玻璃等的绝缘基板41的表面上已形成了对置电极32的对置基板100、在这些基板之间作为电光学物质封入挟持着的液晶39构成。将有源矩阵基板200和对置基板100借助沿对置基板100的外周边形成的间隔材料所含有的密封材料59，隔着规定的间隙(单元间隙)粘合起来。在有源矩阵基板200与对置基板100之间，用间隔材料含有的密封材料59间隔形成液晶封入区40，液晶39封入该液晶封入区40内。
对置基板100比有源矩阵基板200小，有源矩阵基板200的周边部分被粘合起来，使呈从对置基板100的外周边伸出的状态。因此，有源矩阵基板200的驱动电路(扫描驱动电路70或数据驱动电路60)或输入输出端子45处于从对置基板100露出的状态。这里，由于密封材料59被部分中断，用该中断部分构成液晶注入口241。因此，将对置基板100和有源矩阵基板200粘合后，如使密封材料59的内侧区域成为减压状态，则能从液晶注入口241减压注入液晶39，封入液晶39后，可以用密封剂242封塞液晶注入口241。在有源矩阵基板200上，在密封材料59的形成区域的内侧，形成用以分割图像显示区11的遮光膜55。而在对置基板100上，在与有源矩阵基板200的各象素电极9a的边界区对应的区域上形成遮光膜57。
在对置基板100和有源矩阵基板200的光入射侧的面或光射出侧上，按照常亮型/常暗型的不同，沿规定的方向配置偏振板(图中未示出)。
在这样构成的电光学装置300中，在有源矩阵基板200上，借助于通过数据线(未图示)和象素开关用的TFT(后述)向象素电极9a施加的图象信号，在象素电极9a与对置电极32之间，对每个象素控制液晶39的取向状态，显示与图象信号对应的规定的图象。因此，在有源矩阵基板200上，通过数据线和TFT50向象素电极9a供给图象信号，并有必要将规定电位也加到对置电极32上。因此，在电光学装置300中，在有源矩阵基板200的表面中的与对置基板100的各角部相对的部分上利用数据线等的形成工艺，形成由铝膜等构成的上下导通用的第1电极47。另一方面，在对置基板100的各角部上运用对置电极4的形成工艺，形成由ITO(Indium Tin Oxide铟锡氧化物)膜等构成的上下导通用的第2电极48。而且，上下导通用的第1电极47和第2电极48借助于在环氧树脂系列的粘接剂成分中配合了银粉或镀金纤维等导电粒子的导通材料56而电导通。因此，在电光学装置300中，即使没有将弹性布线基板等连接到各有源矩阵基板200和对置基板100上，而只在有源矩阵基板200上连接弹性布线基板99，也能将规定的信号输入到有源矩阵基板200和对置基板100两者上。
(实施例1)(有源矩阵基板的构成)图3是模式地表示本发明实施例1的电光学装置300所用的有源矩阵基板200的构成的框图。
如图3所示，在本实施例的内装驱动电路型的有源矩阵基板200中，在绝缘基板10上呈矩阵状地构成与相互交叉的多条扫描线20和多条数据线30连接的象素电极9a。扫描线20由钽膜、铝膜、铝合金膜等构成，数据线30由铝膜或铝合金膜等构成，分别具有单层结构或层叠结构。形成这些象素电极9a的区域是象素显示区11。
在绝缘基板10上的图象显示区域11的外侧区域(周边部分)上构成用以将图象信号供给多条数据线30的每一条上的数据驱动电路60。在扫描线20两端部的每一端上构成用以将象素选择用的扫描信号供给各扫描线20的扫描驱动电路70。使用与象素开关用的TFT同时形成的驱动电路用的TFT构成这些驱动电路60、70。
在数据线驱动电路60上，构成X侧移位寄存器电路、作为根据从X侧移位寄存器电路输出的信号进行动作的模拟开关的备有TFT的取样保持电路66、和与按6相展开的各图象信号对应的6条图象信号线67等。在本例中，数据线驱动电路60中，按4相构成上述X侧移位寄存器电路。通过输入输出端子45从外部向X侧移位寄存器电路供给起动信号、时钟信号及其反转时钟信号、用这些信号驱动数据线驱动电路60。因此，取样保持电路66，其各TFT按照从上述X侧移位寄存器电路输出的信号而动作，将通过图象信号线67供给的图象信号在规定的定时，取入到数据线30，能供给各象素电极9a。
另一方面，通过输入输出端子45从外部对扫描线驱动电路70供给起动信号、时钟信号及其反转时钟信号，用这些信号驱动扫描线驱动电路70。
在本实施例的有源矩阵基板200中，在绝缘基板10的边缘部分中的数据线驱动电路66侧的边缘部分上，形成由用以输入一定电源、调制图象信号(图象信号)、各种驱动信号等的多个输入输出端子45、所说的输入输出端子45由铝膜等金属膜、金属硅化物膜或ITO膜等导电膜构成，从这些输入输出端子45分别引用以驱动扫描线驱动电路60和数据线驱动电路70的由铝膜等低电阻金属膜构成的多条信号布线73、74。
(象素和TFT的结构)图4是图3所示的有源矩阵基板的象素的等效电路图。图5(A)、(B)分别是在图3的象素上形成的象素开关用TFT和参照图1在后述的膜质检查区的沿C-C′线的剖面图，以及将它们的一部分放大显示的剖面图。
如图4所示，在各象素上形成与扫描线20和数据线30连接的象素开关用的TFT 50。还有时对各象素形成容性线75，有时使用该容性线75在各象素上形成附加电容(累积电容/保持电容)。
如图5(A)所示，TFT50具有通过第1层间绝缘膜4的第1接触孔4a使与扫描线20同时形成的栅电极3a和作为数据线30的一部分的源电极6a电连接的高浓度源区1d，和通过第1层间绝缘膜4的第2接触孔4d使与数据线30同时形成的由铝膜等构成的漏电极6d电连接的高浓度漏区1e。还在第1层间绝缘膜4的上层侧上形成第2层间绝缘膜7，通过在该第2层间绝缘膜7上形成的第2接触孔8a，象素电极9a与漏电极6d电连接。在本实施例中，TFT 50有LDD结构，在与栅电极3a的端部相对的部分上有低浓度源区1f和低浓度漏区1g。
在本实施例中，第2层间绝缘膜7成为烧结了全氢化聚硅氨烷(ベルヒドロポリシラザン)或包括它的组成物的涂复膜的绝缘膜71、和由用CVD法形成的厚度约50nm～1500nm硅氧化膜构成的绝缘膜72的双层结构。这里所谓全氢化聚硅氨烷是无机聚硅氨烷的一种，是通过在大气中烧结转化成硅氧化膜的涂复型的涂层材料。例如，东燃(株)制的聚硅氨烷是以-(SiH2NH)-为单位的无机聚合物，可溶于二甲苯等有机溶剂。因此，用旋转涂复法(例如，2000 1rpm、20秒)，将该无机聚合物的有机溶剂溶液(例如20％的二甲苯溶液)作为涂复液，涂复后再在450℃的温度下在大气中烧结后，与水分或氧发生反应，可获得比用CVD法成膜的氧化膜更致密的非晶形的硅氧化膜。因此，用该方法成膜的绝缘膜71(硅氧化膜)可用作层间绝缘膜，同时使由漏电极6d引起的凹凸等平坦化。因此，能防止液晶的取向状态因凹凸而散乱。
(膜质检查区域)在这样形成的有源矩阵基板200中，利用半导体工艺形成构成要素之后，进行电气检查。在该检查工序中对判定为不适当的构成要素进行各种分析，并反馈其结果。例如，检查TFT50的源·漏区的杂质分布等，反馈其结果。
为了进行这种检查，如图1和图3所示，在本实施例的有源矩阵基板200上，在未形成图象显示区11、扫描线驱动电路70、数据线驱动电路60、信号布线73、74等的角部分(对着图1和图3的右下部分)上，形成各边分别为1mm左右的矩形膜质检查区域80。
如图5(A)、(B)所示，在该膜质检查区域80上，形成与构成TFT50的沟道区1a或源·漏区的半导体膜1h同层，而且用相同浓度导入了与高浓度源·漏区(高浓度源区1d和高浓度漏区1e)相同杂质的膜质检查用半导体膜1c(硅膜)。在该膜质检查区80中，膜质检查用半导体膜1c，从贯通与绝缘膜2同层的检查区域侧栅绝缘膜2c和检查区域侧的层间绝缘膜4、71、72的开口部8c露出。其中，膜质检查用半导体膜1c这样来形成，使其比TFT 50的源·漏区(高浓度源区1d和高浓度漏区1e)有更大的面积。膜质检查用的半导体膜1c形成在包括开口部8c的形成区的区域上，与该开口部8c的开口面积相比大一圈。
这样以来，由于在本实施例的有源矩阵基板200上形成备有与TFT 50的高浓度源区1d和高浓度漏区1e同层而且用相同浓度导入了相同杂质的膜质检查用半导体膜1c的膜检查区80，在该膜质检查区80中如对膜质检查用半导体膜1c进行元素分析，则能进行TFT50的高浓度源区1d和高浓度漏区1e的杂质分布等这样的膜质检查。而且由于膜质检查区80从贯通检查区域侧栅绝缘膜2c和层间绝缘膜4、71、72的开口部8c露出，所以能立即进行检查，与在TFT 50侧检查时的情况不同，不必除去层间绝缘膜4、71、72、栅电极3a和栅绝缘膜2。因此，能迅速而且容易地进行膜质检查。如果是这样的膜质检查区80，即使形成的较大，也不会对TFT 50的晶体管特性等产生影响。因此，通过形成大的膜质检查区80，在用SIMS进行的分析中，一边对膜质检查区域的一部分进行闪光处理(ラスタ-)，一边能以高精度进行深度方向的元素分析。而且，膜检查区域80，由于与TFT 50的高浓度源区和高浓度漏区比较有更大的面积，例如约1mm2的面积，所以除了用SIMS进行的元素分析外，也能利用借助X射线进行的结晶分析或拉曼散射分析等检查膜质检查用半导体膜1c(半导体膜1h)的结晶度。因此，能有效地检查由对非晶半导体膜进行结晶处理得到的多晶性半导体膜1h形成的TFT 50。
进而在本实施例中，由图1可知，膜质检查区80形成在有源矩阵基板200中的从对置基板100伸出的位置上。因此，即使将有源矩阵基板200与对置基板100粘合组装的电光学装置30进行点燃之后也能在膜检查区域80进行膜质检查，而不受有源矩阵基板200的分层的限制。
(有源矩阵基板200的制造方法)参照图6-图8说明形成这样的膜检查区80，制造有源矩阵基板200的方法。这些图都是表示本实施例的有源矩阵基板200的制造方法的工序剖面图，在任一图中，其左侧部分表示象素TFT部的剖面，右侧部分示出沿图1中的C-C′线的剖面(膜质检查区域80的剖面)。
首先，如图6(A)所示，用减压CVD法等将厚度约20nm-200nm最好约100nm的由多晶硅膜构成的半导体膜1直接形成在玻璃基板，例如由无碱玻璃或石英等构成的透明绝缘基板10的表面上，或者形成在绝缘基板10的表面上形成的基底保护膜(未图示)的整个表面上之后，如图6(B)所示，使用光刻技术将其图形化，在象素TFT部形成岛状的半导体膜1h(有源层)。还在膜质检查区80上形成岛状的膜质检查用半导体膜1c。
这种半导体膜1的形成是用低温工艺堆积非晶形硅膜后，用激光退火等方法使之结晶，得到多晶硅膜。
接着，如图6(c)所示，用CVD法等，在约400℃的温度条件下，在绝缘基板10的整个表面上，形成厚度约50nm-约150nm的氧化硅膜。其结果，在象素TFT部，在岛状的半导体膜1h的表面上形成栅绝缘膜2，在膜质检查区域80，在岛状的膜质检查用半导体膜1c的表面上形成检查区域侧栅绝缘膜2c。
接着，如图6D所示，在绝缘基板10的整个表面上形成用以构成栅电极等的钽膜3(导电膜)后，使用光刻技术将钽膜3图形化，如图6(E)所示，在象素TFT部的一侧上形成栅电极3a。将钽膜3从膜质检查区80完全除去。
下面，如图6(F)所示，将栅电极3a作为掩膜，用约0.1×1013/cm2～约10×1013/cm2的剂量向象素TFT部和驱动电路的N沟道TFT部一侧注入低浓度的杂质离子(磷离子)，在象素TFT部一侧上形成能对栅电极3a自匹配的低浓度源区1f和低浓度漏区1g。其中，由于位于栅电极3a的正下方，所以未导入杂质离子的部分成为沟道区1a。这时，在膜质检查区80，与低浓度源区1f和低浓度漏区1g一样，导入低浓度杂质。
以下如图7(A)所示，在象素TFT部形成比栅电极3a宽的抗蚀剂掩膜RM1，并用约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度杂质离子(磷离子)形成高浓度源区1d和高浓度漏区1e。这时也在膜质检查区域80，与高浓度源区1d和高浓度漏区1e一样，导入高浓度杂质。
代替这些杂质导入工序，在形成了比栅电极宽的抗蚀剂掩膜RM1的状态下，注入高浓度杂质(磷离子)而不进行低浓度杂质的注入，也可以形成补偿结构的源区和漏区。而在栅电极3a上注入高浓度杂质(磷离子)当然也可以形成自调节结构的源区和漏区。
而且虽未图示，但为了形成周边驱动电路的P沟道TFT部，用抗蚀剂被覆保护图象显示区域、膜质检查区域80和N沟道TFT部，通过以栅电极作为掩膜，用约0.1×1015/cm2～约10×1015/cm2的剂量注入硼离子，自匹配地形成P沟道的源·漏区。与形成N沟道TFT部一样，用栅电极做掩膜用约0.1×1013/cm2～约10×1013/cm2的剂量导入低浓度杂质(硼离子)，在多晶硅膜上形成低浓度区之后，形成比栅电极宽的掩膜，用约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度杂质(硼离子)，也可以形成LDD结构的源区的漏区。不注入低浓度杂质而是在形成了比栅电极宽的掩膜的状态下注入高浓度杂质(磷离子)，也可以形成补偿结构的源区和漏区。借助这些离子注入工艺，使CMOS化成为可能，也使周边驱动电路装入同一基板内成为可能。
如图7(B)所示，用CVD法等在例如400℃左右的温度条件下，在栅电极3a和检查区域侧栅绝缘膜2c的表面侧上，形成由氧化硅膜或NSG膜(不包括硼或磷的硅酸盐玻璃膜)等构成的膜厚度为300nm-1500nm左右的第1层间绝缘膜4。
使用光刻技术，在第1层间绝缘膜4上形成接触孔和用以形成开口部的抗蚀剂掩膜RM2。
如图7(C)所示，在象素TFT部一侧，在第1层间绝缘膜4中的与源区1d和漏区1e对应部分，在膜质检查区域80侧的第1层间绝缘膜4中的与膜质检查用半导体膜1c对应部分的一部分上分别形成接触孔4a、4d和开口部4c。其结果，在膜质检查区域80中，膜质检查用半导体膜1c成为露出状态。然后除去抗蚀剂掩膜RM2。
如图7(D)所示，在第1层间绝缘膜4的表面侧，用溅射法等形成用以构成源电极等的铝膜6。
接着利用光刻技术，形成用以将铝膜6图形化的抗蚀剂掩膜RM3。
如图7(E)所示，将铝膜6图形化，在象素电极TFT部形成源电极6a和漏电极6d，所说的源电极6a由通过第1接触孔4a与作为数据线30的一部分高浓度源区1d电连接的铝膜构成，所说的漏电极6d通过第2接触孔4d与高浓度漏区1e电连接。与此不同，在膜质检查区80完全除去铝膜6，使膜质检查用半导体膜1c露出。然后除去抗蚀剂掩膜RM3。
接着如图8(A)所示，在源电极6a、漏电极6d和膜质检查用半导体膜1c的表面侧上形成烧结了全氢化聚硅氨烷或包括它的组成物的涂复膜的绝缘膜71。在该绝缘膜71的表面上，用使用了TEOS的CVD法，在例如400℃左右的温度条件，形成厚度约50nm-约1500nm的由氧化硅膜构成的绝缘膜72。用这些绝缘膜71、72形成第2层间绝缘膜7。
接着，使用光刻技术，在第2层间绝缘膜7上形成用以形成接触孔和开口部的抗蚀剂掩膜RM4。
如图8(B)所示，相对于构成第2层间绝缘膜7的绝缘膜71、72，在与漏电极6d对应的部分上形成由接触孔71a、72a构成的第3接触孔8a。这时，在膜质检查区80，相对于构成第2层间绝缘膜7的绝缘膜71、72，形成开口部71c、72c，从而形成使膜质检查用半导体膜露出的开口部8c。然后除去抗蚀剂掩膜RM4。
如图8(C)所示，在第2层间绝缘膜7的表面侧，用溅射法等形成用以构成漏电极的厚度约40nm-约200nm的ITO膜9(铟、锡氧化物)。
接着，使用光刻技术，形成用以使ITO膜9图形化的抗蚀剂掩膜RM5。
然后，使用抗蚀剂掩膜RM5将ITO膜9图形化。其结果如图5(A)(B)所示，在象素TFT部上形成通过第3接触孔8a与漏电极6a电连接的象素电极9a。在膜质检查区80完全除去ITO膜9，膜质检查用半导体膜1c成为从开口部8c露出的状态。
因此，此后能通过开口部8c立即进行膜质检查用半导体膜1c的膜质检查。而且，由于媒质检查用半导体膜1c与TFT 50的高浓度源区1d和高浓度漏区1e经历了同样的过程，所以即使将膜质检查用半导体膜1h作为检查对象，也能以更高的精度检查TFT 50的高浓度源区1d和高浓度漏区1e的膜质。而且，由于原封不动地利用制造TFT 50的工艺就能形成膜质检查区域80，所以不会增加工序数。
(实施例2)在上述实施例1中，用图6(F)所示的工艺将低浓度杂质导入膜质检查用半导体膜1c后，通过用图7(A)所示的工艺将高浓度杂质导入膜质检查用半导体膜1c，对于膜质检查用半导体膜1c来说，成为用相同浓度导入与高浓度源区1d和高浓度漏区1e相同杂质的区域。
然而在本实施例中，用图6(F)所示的工艺，将低浓度杂质导入膜质检查用半导体膜1c后，如图9所示，用图7(A)所示的工艺也用抗蚀剂掩膜RM1复盖膜质检查区域80。即使用这样的方法，对于膜检查用的半导体膜1c来说，也能成为用相同的浓度导入了与低浓度源区1f和低浓度漏区1g相同杂质的区域。因此，在该检查区域80中，如果分析膜质检查用半导体膜1c，则能对TFT 50的低浓度源区1f和低浓度漏区1g进行膜质检查。而且，由于膜质检查用半导体膜1c与TFT 50的低浓度源区1f和低浓度漏区1g经历了相同的过程，所以即使将膜质检查用的半导体膜1c作检查对象时，也能用更高精度检查TFT 50的低浓度源区1f和低浓度漏区1g的膜质。而且，由于在这种情况下也能原样利用制造TFT 50的工艺形成膜质检查区80，所以不会增加工序数。
(实施例3)在上述实施例1中，用图6(F)所示的工艺将低浓度杂质导入膜质检查用半导体膜1c后，通过用图7(A)所示的工艺在膜检用半导体膜1c的整体上导入高浓度杂质，将膜质检查用半导体膜1c整体作为用相同浓度导入与高浓度源区1d和高浓度漏区1e相同的杂质的区域。
然而在本实施例中，用图6(F)所示的工艺将低浓度杂质导入膜检查用半导体膜1c之后，如图10(A)所示，用图7(A)所示的工艺，用抗蚀剂掩膜RM1只覆盖膜质检查区80的一部分。因此，如图10(B)所示，能在膜质检查用半导体膜1c上形成用相同浓度导入了与低浓度源区1f和低浓度漏区1g相同杂质的第1膜质检查用半导体膜1c′，和用相同浓度导入了与高浓度源区1d和高浓度漏区1e相同杂质的第2膜质检查用半导体膜1c″。因此，在该检查区域80中，如分别分析第1膜质检查区1c′和第2膜质检查区1c″，则能进行对TFT 50的高浓度源区1d和高浓度漏区1e的膜质检查，和对低浓度源区1f和低浓度漏区1g的膜质检查。而且，由于膜质检查用半导体膜1c(第1膜质检查用半导体膜1c′和第2膜质检查用半导体膜1c″)分别与TFT 50的低浓度源·漏区和高浓度源·漏区经历了大致相同的过程，所以即使将膜质检查用半导体膜1c作为检查对象时，也能以更高的精度检查TFT 50的源·漏区的膜质。而且由于在这种情况下也能直接利用制造TFT的工艺形成膜质检查区80，所以工序数不会增加。
(实施例4)在上述实施例1-3中，通过将杂质导入膜质检查用半导体膜1c，将膜质检查用半导体膜1c用来检查TFT 50的源·漏区。
然而在本实施例中，即使在图6(F)所示的工艺和图7(A)所示的工艺中的任一种工艺中，如图9所示，用抗蚀剂掩膜RM1覆盖膜质检查区域80。因此，如图11所示，膜质检查用半导体膜1c成为不导入杂质的本征区。因此，在该检查区域80中，如分析膜质检查用半导体膜1c，则能对TFT 50的沟道区1a进行膜质检查。由于在这种情况下也能直接利用制造TFT50的工艺形成膜质检查区80，所以不增加工序数。
此外在制造TFT 50时，在图6(A)-图6(C)所示的工艺中，有时沟道掺杂非常低浓度的杂质。在这种情况下，形成膜质检查用半导体膜1c作为用相同浓度沟道掺杂了与沟道区1c相同杂质的区域。
(实施例5)即使在上述实施例1-4中的任一实施例中，虽然是对1个有源矩阵基板在一个地方形成膜质检查区80，但如图12所示，也可以在2个以上地方形成膜质检查区80。在这种情况下，虽然在膜质检查区80各膜质检查用半导体膜1c中的任一个上可以用相同浓度导入相同杂质，但也可以例如在多个膜质检查区中的某个膜质检查区80的膜质检查用半导体膜1c上不导入杂质，用作对TFT 50的沟道区1a的膜质检查，而在其它膜质检查区80的膜质检查用半导体膜1c上导入杂质用作对TFT50的源·漏区的膜质检查。
(实施例6)下面说明本发明的实施例6。本实施例的电光学装置及其制造方法，由于其基本构成与第1实施例相同，所以在说明中对对应的部分标以相同的符号。
(有源矩阵基板的构成)图13示意地示出在本发明的实施例6中使用了的有源矩阵基板的构成的框图。
如图13所示，本实施例的内装驱动电路型有源矩阵基板200，也在绝缘基板10上形成与相互交叉的多条扫描线20和多条数据线30连接的TFT 50，象素电极9a构成矩阵状。扫描线20由钽膜、铝膜、铝合金膜等构成，数据线30由铝膜或铝合金膜等构成，分别形成单层或多层层叠。形成这些象素电极9a的区域是象素显示区11。
在绝缘基板10的图象显示区11的外侧区域(周边部分)上构成对多条数据线30的每一个供给图象信号的数据线驱动电路60。还在扫描线20两端部分的各端上构成对各扫描线20供给象素选择用扫描信号的扫描线驱动电路70。
在本实施例的有源矩阵基板200中，在绝缘基板10的边缘部分中的数据线驱动电路60侧的边缘部分上，构成用以输入恒定电源、调制图象信号(图象信号)、各种驱动信号等的，由铝膜等金属膜、金属硅化物膜或ITO膜等导电膜构成的多个输入输出端子45，从这些输入输出端子分别引回用以驱动扫描线驱动电路60和数据线驱动电路70的，由铝膜等低电阻金属膜构成的多条信号布线73、74。
而在信号布线73、74途中的位置上形成下面所述的静电保护电路65、75。
其它的结构由于与在实施例1中参照图3说明过的内容相同，所以对应的部分标以相同的符号，如在图13所示，其说明从略。
(象素和TFT的结构)图14是将图13所示的有源矩阵基板的图象显示区域的角部分放大显示的平面图。图15(A)(B)分别是沿图14的象素TFT部的A-A′线，图16的抗静电部的B-B′线、下述的膜质检查区域的C-C′线的剖面图，以及将其一部分放大显示的剖面图。
如图14所示，在象素电极9a上形成与扫描线20和数据线30连接的象素开关用TFT 50。对着各象素电极9a还形成容性线75。
如图15(A)、(B)所示，TFT 50包括与扫描线20同时形成的栅电极3a；作为数据线30的一部分的源电极6a通过第1层间绝缘膜4的第1接触孔4a电连接的源区1f、1d；与数据线30同时形成的由铝膜等构成的漏电极6d通过第1层间绝缘膜4的第2接触孔4d电连接的漏区1g、1e。还在第1层间绝缘膜4的上层侧形成第2层间绝缘膜7，象素电极9a通过在该第2层间绝缘膜7上形成的接触孔8a对漏电极6d电连接。
(抗静电措施)在有这样结构的有源矩阵基板200中，利用半导体工艺形成上述的TFT 50、各种布线、扫描线驱动电路70和数据线驱动电路60。在这里由于在有源矩阵基板200上使用绝缘板10，容易产生因静电等引起的不良情况，所以在本实施例中采用如下抗静电措施。
首先，在本实施例中如图13所示，兼用形成扫描线20和TFT 50的栅电极的工艺，形成与全部信号布线73、74电连接的第1短路用布线91。还兼用形成扫描线20和TFT 50的栅电极的工艺形成与全部扫描线20电连接的第2短路用布线92。进而兼用形成扫描线20和TFT 50的栅电极的工艺形成与全部数据线30电连接的第3短路用布线93。
其中第1、第2和第3短路用布线91、92、93是完全与扫描线20和TFT 50的栅电极一起形成在栅绝缘膜2与第1层间绝缘膜4之间的钽膜。与此不同，信号布线73、74和数据线30是形成在第1层间绝缘膜4与第2层间绝缘膜7之间的铝膜。因而第1和第3短路用布线91、93位于与由铝膜构成的信号布线73、74和数据线30不同的层间。
因此，如图16和图15(A)所示，第1和第3短路用布线91、93与布线6e(信号布线73、74和数据线30)通过在第1层间绝缘膜4上形成的接触孔4e电连接。
似这样，一旦使第1第2和第3短路用布线91、92、93与各信号布线73、74、扫描线20和数据线30连接，在形成了这种布线结构的以后的工序中，即使发生了静电等，该电荷通过第1、第2和第3短路用布线91、92、93向基板外周侧扩散，由于突发的过剩电流不流过扫描线20、象素显示区11、扫描线驱动电路70、取样保持电路和数据线驱动电路60，所以能保护全部部分不受静电的影响。
但是，第1、第2和第3短路用布线91、92、93在结束了有源矩阵基板200的制造工艺后就不需要了，后文将详细说明，但对在图3中标示了“X”的位置，如图15(A)(B)所示，在第1层间绝缘膜4和第2层间绝缘膜7上形成切断用孔8b，通过该切断用孔8b，对短路用布线3b(第1、第2和第3短路用布线91、92、93)进行蚀刻从而进行切断。因此，在图13中，虽然在制造工艺的过程中，第1、第2和第3短路用布线91、92、93分别与信号布线73、74、扫描线20和数据线30连接，但通过切断用孔蚀刻后，线号布线73、74、扫描线20和数据线30就分别成为被电分离的状态。因此，在有源矩阵基板200中，如是在切断了第1、第2和第3布线基板91、92、93之后，则对电特性检查和制造了液晶显示装置后的动作都无妨碍。
这里，为了使短路用布线3b(第1、第2和第3短路用布线91、92、93)从第1层间绝缘膜4和第2层间绝缘膜7露出并切断，在第1层间绝缘膜4上，在与短路用布线3b相当的部分上形成切断用孔4b(第1连接用孔)，在第二层间绝缘膜7上，在与短路用布线3b相当的部分上形成切断用孔8b(第2切断用孔)。切断用孔8b形成在与切断用孔4b重叠的位置上并具有比切断用孔4b大的内径。
(静电保护电路)虽然作为图13所示的静电保护电路65、75能利用各种电路，在图17所示的电路中，利用保护电阻66、推挽配置的P沟道型TFT 67和N沟道型TFT 68，在各自的正电源VDD和负电源USS之间构成二极管。在本实施例中，使第1短路用布线91与信号布线73(或74)连接，当然是在输入输出端子45与保护电阻66之间，因此，从输入输出端子45或第1短路用布线91来的静电不通过保护电阻66和静电保护电路65(或75)，所以也不会到达数据线驱动电路60和扫描线驱动电路70。通过这样的结构，静电能可靠地被静电保护电路65(或75)吸收，从而能可靠地保护数据线驱动电路60和扫描线驱动电路70。
(膜质检查区域)对于这样形成的有源矩阵基板200，利用半导体工艺形成各构成要素之后，在图13上印有“X”的位置切断第1、第2和第3短路用布线91、92、93，然后进行电气检查。对在该检查工序中判断为不合格的情况进行各种分析，并反馈其结果。例如对TFT 50进行栅绝缘膜2与沟道区1a的界面的杂质分布等这样的膜质检查并反馈其结果。
为进行这样的检查，在本实施例中，如图1和图13所示，在有源矩阵基板200上，在未形成图象显示区11、扫描线驱动电路70、数据线驱动电路60、信号布线73、74等的角部分(朝向图1和图13的右下部分)上形成各边分别为1mm左右的矩形的膜检查区域80。
在该膜质检查区域80中，如图15(A)(B)所示，层叠TFT 50的沟道区1a、分别与栅绝缘膜2同层的膜质检查用半导体膜1c(硅膜)和检查区域侧栅绝缘膜2C(膜质检查用栅绝缘膜/氧化硅膜)。该检查区域侧栅绝缘膜2c从在膜质检查区域侧形成的各层间绝缘膜4、71、72的开口部8c(开口部4c、71c、72c)露出。如后文所述，在开口部8c的周围，存在通过开口部8c蚀刻后的导电膜3c的残留部分。这里，形成膜质检查用半导体膜1c，使其具有比沟道区1a更宽的面积。膜质检查用半导体膜1c形成在包括开口部8c的形成区的区域上，与该开口部8c的开口面积比较，大一圈。
因此，由于在本实施例的有源矩阵基板200上形成膜质检查区80，所说的膜质检查区80层叠有TFT 50的沟道区1a、分别与栅绝缘膜2同层的膜质检查用半导体膜1c和检查区域侧栅绝缘膜2c，所以如在该膜质检查区域80进行检查，则能对TFT 50的栅绝缘膜2与沟道区1a的界面的杂质分布这样的膜质进行检查。这里，由于膜质检查区域80从层间绝缘膜4、71、72的开口部8c露出，所以能立即进行检查，与在TFT50侧检查的情况不同，不必除去层间绝缘膜4、71、72或栅电极3a。因此，能迅速而且容易地进行膜质检查。如果是这样的膜质检查区域80，即使形成的较大，也不会对TFT 50的晶体管特性等产生影响。因此，通过形成大的膜质检查区域80，在SIMS的分析中，一边对膜质检查区的一部分进行闪光处理，一边能用高精度进行浓度方向的元素分析。而且，由于膜质检查区80与晶体管的沟道区域相比有较大的面积，例如约1mm2的面积，所以除了SIMS的元素分析外，还利用拉曼散射分析等检查膜质检查用半导体膜1c(沟道区域1a)的结晶度。因此，能有效地对由对非晶半导体膜进行结晶化处理得到的多晶半导体膜构成的TFT50进行检查。
而且，在本实施例中，由图1可知，在有源矩阵基板200中的从对置基板100伸出的位置上形成膜质检查区80。因此，不但在有源矩阵基板200阶段，而且在将有源矩阵基板200与对置基板100粘合组装电光学装置300并进行了点灯检查之后，也能进行在膜质检查区域80中的膜质检查。
(有源矩阵基板200的制造方法)
参照图18-图20说明形成这样的膜质检查区域80并且一边采取静电保护措施一边制造有源矩阵基板200的方法。这些图都是表示本实施例的有源矩阵基板200的制造方法的工序剖面图，在任一图中，在其左侧部分示出图14的A-A′线的剖面(象素TFT部的剖面)，在中央部分示出图16的B-B′线的剖面(进行短路用布线的切断的抗静电布线部(图13中印有“X”的部分)的剖面)，在右侧部分示出图1的C-C′线的剖面(膜质检查区80的剖面)。
由于以下说明的工艺都与参照图6-图8说明过的制造方法对应。所以省略对共同部分的详细说明。
首先，如图18(A)所示，在玻璃基板，例如由无碱玻璃或石英等构成的透明绝缘板10的表面上直接，或者在形成在绝缘基板10的表面上形成的底保护膜(未图示)的整个表面上，用减压CVD法等形成由厚度约20nm-约200nm，最好为约100nm的多晶硅膜构成的半导体膜1之后，如图18(B)所示，使用光刻技术将其图形化，在象素TFT部形成岛状的半导体膜1h(活性层)。还在膜质检查区80上形成岛状的膜质检查用半导体膜1c。与此不同，在抗静电布线部一侧完全除去半导体膜1。
这样的半导体膜的形成是在用低温工艺堆积了非晶硅膜后，用激光退火等方法使之结晶得到多晶硅膜。
接着，如图18(C)所示，用CVD法等在例如400℃左右的温度条件下，在绝缘基板10的整个表面上形成厚度约50nm-约150nm的氧化硅膜。其结果，在象素TFT部，在岛状的半导体膜1h的表面上形成栅绝缘膜2，在膜质检查区80，在岛状的膜质检查用半导体膜1c的表面上形成检查区域侧的栅绝缘膜2c。
下面，如图18(D)所示，在绝缘基板10的整个表面上形成用以形成栅电极等的钽膜3之后，如图18(E)所示，用光刻技术将钽膜3图形化，在象素TFT部一侧上形成栅电极3a。而在膜质检查区80上留有导电膜3c。与此不同，在抗静电布线部上，将钽膜作为短路用布线3b(与第1、第2和第3短路用布线91、92、93相当)残留下来。
接着如图18(F)所示，在象素TFT部和驱动电路的N沟道TFT部侧，以栅电极3a为掩膜，用约0.1×1013/cm2～约10×1013/cm2的掺杂量注入低浓度杂质离子(磷离子)，在象素TFT部侧，相对于栅电极3a，自匹配地形成低浓度的源区1f和低浓度的漏区1g。这里，由于位于栅电极3a的正下方，所以未导入杂质离子的部分成为沟道区1a。这时，在膜质检查区域80，由于与沟道区1a相同，用导电膜3覆盖膜质检查用半导体膜1c，所以不导入杂质。
下面如图19(A)所示，在象素TFT部形成比栅电极3a宽的抗蚀剂掩膜RM1，用约0.1×1015/cm2～约10×1015/cm2的掺杂量注入高浓度杂质离子(磷离子)，形成高浓度源区1d和漏区1e。这时，在膜质检查区80，由于也与沟道区1a同样，用导电膜3覆盖膜质检查用半导体膜1c，所以不导入杂质。
如图19(B)所示，在栅电极3a、短路用布线3b和导电膜3c的表面侧，用CVD法等，在例如400℃左右的温度条件下，形成膜厚为300nm～1500nm左右的由氧化硅膜或NGS膜(不包括硼或磷的硅酸盐玻璃膜)等构成的第1层间绝缘膜4。
下面，使用光刻技术，在第1层间绝缘膜4上形成用以形成接触孔、切断用孔和开口部的抗蚀剂掩膜RM2。
如图19(C)所示，在象素TFT部侧，在与第1层间绝缘膜4中的与源区1d和漏区1e对应的部分上，在抗静电布线部侧，在第1层间绝缘膜4中的与各短路用布线3b对应的部分中的一部分上，以及在膜检查区域80侧，在第1层间绝缘膜4中的与导电膜3c对应的部分中的一部分上，分别形成接触孔4a、4d、4e、切断用孔4b和开口部4c。其结果，在抗静电布线部侧，短路用布线3b的预定切断部分成为露出的状态。而在膜检查区域80，导电膜3c成为露出的状态。而且除去抗蚀剂掩膜RM2。
如图19(D)所示，在第1层间绝缘膜4的表面侧，用溅射法等形成用以构成源电极等的铝膜6。
下面，使用光刻技术，形成用以使铝膜6图形化的抗蚀剂掩膜RM3。
如图19(E)所示，将铝膜6图形化，在象素TFT部，作为数据线30的一部分，形成通过第1接触孔4a与源区1a电连接的由铝膜构成的源电极6a，和通过第2接触孔4d与漏区1e电连接的漏电极6d。还在抗静电布线部将由铝膜构成的各种布线6e(数据线30和信号布线73、74)通过接触孔4e，与短路用布线3b电连接。与此不同，在膜质检查区80完全除去铝膜6。
似这样，利用图19(C)-(E)的工艺，进行参照图16说明过的第1和第3短路用布线91、93和信号线73、74以及数据线30的布线连接。在抗静电布线部侧、短路用布线3b的预定切断部分成为露出的状态。而且除去抗蚀剂掩膜RM3。
下面如图20(A)所示，在源电极6a和布线6e等的表面侧，烧结全氢硅氨烷或包括它的组成物的涂复膜构成绝缘膜71。而且在该绝缘膜71的表面上，用使用了TEOS的CVD法，在例如400℃左右的温度条件下，形成厚度约50nm～约1500nm的由氧化硅膜构成的绝缘膜72。由这些绝缘膜71、72形成第2层间绝缘膜7。
接着在第2层间绝缘膜7上利用光刻技术形成用以形成接触孔、切断用孔和开口部的抗蚀剂掩膜RM4。
接着，如图20(B)所示，对构成第2层间绝缘膜7的绝缘膜71、72，在与漏电极6d对应的部分上形成由接触孔71a、72a构成的第3接触孔8a。
这时在抗静电布线部，在短路用布线3b(与第1、第2和第3短路用布线91、92、93相当)的预定切断部分，对构成第2层间绝缘膜7的绝缘膜71、72，构成包括切断用孔71b、72b的切断用孔8b。因此，短路用布线3b的预定切断部分成为露出状态。
在膜质检查区域80中，对构成第2层间绝缘膜7的绝缘膜71、72形成开口部71c、72c，从而形成使导电膜3c露出的开口部8c。然后除去抗蚀剂掩膜RM4。
如图20C所示，在第2层间绝缘膜7的表面侧，用溅射法等形成用以构成漏电极的厚度约40nm-约200nm的ITO膜9。
接着，使用光刻技术，形成用以将ITO膜9图形化的抗蚀剂掩膜RM5。
而且使用抗蚀剂掩膜RM5将ITO膜图形化。其结果如图15(A)(B)所示，在象素TFT部形成通过第3接触孔8a与漏电极6d电连接的象素电极9a。在抗静电布线部完全除去ITO膜9。即使在膜质检查区80也完全除去ITO膜9。
在本实施例中，使ITO膜9图形化时，在抗静电布线部侧将短路用布线3b的预定切断部分切断，用该切断部分使布线分离。由于在这样的制造工艺的最后工序中切断短路用布线3b，所以对在此前大多数工序中产生的静电是有效的。即，在用第1短路用布线91(短路用布线3b)电连接信号布线73、74(布线6e)的状态下进行各工序。因此，即使产生静电，在绝缘基板表面上蓄积了电荷，由于通过第1短路用布线91使这些电荷向外周侧扩散，所以在数据线驱动电路60和扫描线驱动电路70上也无突发的过剩电流流过。所以能保护数据线驱动电路60和扫描线驱动电路70。由于利用与各扫描线20电连接的第2短路用布线92(短路用布线3b)也能防止在扫描线20上流过突发的过剩电流，所以能保护扫描线20或图象显示区域11。而且由于利用与各数据线30(布线6e)电连接的第3短路用布线93能防止在数据线30上流过突发的过剩电流，所以能保护数据线30、取样保持电路和图象显示区11。
进而在膜质检查区80除去从开口部8c露出的导电膜3c，使检查区域侧栅绝缘膜2c成为从开口部8c露出的状态。因此，此后就能对检查区域侧栅绝缘膜2c和膜质检查用半导体膜1c进行膜质检查。而且，由于检查区域侧栅绝缘膜2c和膜质检查用半导体膜1c与TFT的栅绝缘膜2和沟道区域1a经历了大致相同的过程，所以即使将检查区域侧栅绝缘膜2c和膜质检查用半导体膜1h作为检查对象，也能以更高精度对TFT50的栅绝缘膜2和沟道区域进行膜质检查。
由于利用将静电保护用的短路线6e切断的工艺使膜质检查区域80露出，所以不增加工序数。这里，在进行静电保护时，在形成第1层间绝缘膜4和第1与第2接触孔4a、4d时，与形成短路用布线3b和扫描线20等同时形成切断用孔4b，进而在将第3接触孔8a形成在第2层间绝缘膜7上时形成切断用孔8b。因此，即使在以漏电极6a为中继电连接象素电极9a和漏区1e时，也能在制造TFT的工序中使短路用布线3b从第1层间绝缘膜4和第2层间绝缘膜7露出并切断，所以能用最少限度的工序数进行静电保护。
在上述实施例中虽然膜质检查用半导体膜1c形成在包括开口部8c的形成区的区域上，但如图21所示，在结构上也可以将膜质检查用半导体膜1c形成在开口部8c的内侧。
(其它实施例)虽然在上述实施例中分别形成半导体膜检查用或半导体膜/栅绝缘膜检查用的膜质检查区域，但也可以使实施例1-5的结构与实施例6的结构组合起来，将这两种膜质检查区域形成在同一个有源矩阵基板上。这时，可以对参照图18-20说明过的制造方法只实施参照图6-8说明过的工艺，制造工序数不会增加。
在上述实施例中，虽然将本发明应用于在电光学装置组装中使用的有源矩阵基板，但也可以将本发明应用于在制造有源矩阵基板时用以确认试验流程的工艺条件的试验基板。
而且，本发明不限于上述实施例，在本发明要旨的范围内可以进行各种变形。例如，本发明不限于上述各种液晶显示装置，也适用于场致发光、浏览显示装置等中。而且本发明也适用于使用SOI(Silicon OnInsulator)基板或SOS(Silicon On Sapphire)基板的情况。
如上所述，在本发明中，由于形成备有与在晶体管中使用的半导体膜同层的膜质检查用半导体膜的膜质检查区域，或者形成层叠了分别与晶体管的沟道区和栅绝缘膜同层的膜质检查用半导体膜和膜质检查用栅绝缘膜的膜质检查区域、如对该膜质检查区域进行分析，则能进行对构成晶体管的源·漏区或沟道区的半导体膜的元素分析或结晶度分析或者栅绝缘膜与沟道区界面的杂质分布等这样的膜质检查。由于膜质检查区从与层间绝缘膜同层的检查区域侧的层间绝缘膜的开口部露出，所以能马上进行检查，与在晶体管侧检查时的情况不同，不必除去层间绝缘膜或栅电极。因此，能迅速而且容易地进行膜质检查。而且如果是膜质检查区，即使形成得较大，也不会影响晶体管的晶体管特性。因此，通过形成大的膜质检查区，能高精度地进行各种分析。
权利要求
1.一种有源矩阵基板，在基板上形成晶体管和信号布线，其特征在于在上述基板上的未形成上述晶体管和上述信号布线的区域中的至少一个地方具有配备上述晶体管中所用的半导体膜和同层的膜质检查用半导体膜的膜质检查区。
2.如权利要求1所述的有源矩阵基板，其特征在于，上述膜质检查用半导体膜从开口部露出，所说的开口部形成在位于上述晶体管上层的层间绝缘膜和同层的检查区侧的层间绝缘膜上。
3.如权利要求1或2所述的有源矩阵基板，其特征在于，上述膜质检查用半导体膜与上述晶体管的源·漏区同层，并以相同的浓度导入与该源·漏区相同的杂质。
4.如权利要求1或2所述的有源矩阵基板，其特征在于，上述晶体管的源·漏区具有低浓度的源·漏区和高浓度的源·漏区，上述膜质检查用半导体膜与上述低浓度源·漏区和高浓度源·漏区中的一个源·漏区同层，而且用相同的浓度导入与该源·漏区相同的杂质。
5.如权利要求1或2所述的有源矩阵基板，其特征在于，上述晶体管的源·漏区有低浓度源·漏区和高浓度源·漏区，上述膜质检查用半导体膜备有与上述低浓度源·漏区同层且用相同浓度导入与该低浓度源·漏区相同的杂质的第一膜质检查用半导体膜以及与上述高浓度源·漏区同层且用相同浓度导入与该高浓度源·漏区相同杂质的第二膜质检查用半导体膜。
6.如权利要求3～5中任一项所述的有源矩阵基板，其特征在于，上述膜质检查区有比上述晶体管的源·漏区大的面积。
7.如权利要求1或2所述的有源矩阵基板，其特征在于，上述膜质检查用半导体膜与上述晶体管的沟道区同层，而且是与该沟道区相同的本征半导体膜，或者是用相同的浓度沟道掺杂相同杂质的低浓度区。
8.如权利要求1所述的有源矩阵基板，其特征在于，上述膜质检查用半导体膜与上述晶体管的沟道区同层，而且是与该沟道区相同的本征半导体膜，或者是用相同浓度沟道掺杂相同杂质的低浓度区。上述膜质检查区，在上述膜质检查用半导体膜的表面上备有与上述晶体管的栅绝缘膜同层的膜质检查用栅绝缘膜。
9.如权利要求8所述的有源矩阵基板，其特征在于，上述膜质检查用栅绝缘膜，从开口部露出，所说的开口部形成在位于上述晶体管的上层的层间绝缘膜和同层的检查区侧绝缘膜上。
10.如权利要求7～9中任一项所述的有源矩阵基板，其特征在于上述膜质检查区具有比上述晶体管的沟道区大的面积。
11.如权利要求1～10中任一项所述的有源矩阵基板，其特征在于，上述膜质检查区有1mm2以上的面积。
12.如权利要求2或9所述的有源矩阵基板，其特征在于，上述膜质检查用半导体膜形成在包括上述开口部的形成区的区域上。
13.如权利要求2或9所述的有源矩阵基板，其特征在于，上述膜质检查用半导体膜形成在上述开口部内侧。
14.如权利要求1～13中任一项所述的有源矩阵基板，其特征在于，上述晶体管是薄膜晶体管，在所述基板上形成图象显示区、由该图象显示区从外周侧区域向上述扫描线和上述数据线进行信号输出的扫描线驱动电路与数据线驱动电路、和向该驱动电路供给信号的多条上述信号布线，所说的图象显示区形成有与该薄膜晶体管的栅电极电连接的扫描线、与该薄膜晶体管的源区电连接的数据线、和与上述薄膜晶体管的漏区连接的象素电极，上述膜质检查区形成在不形成上述基板上的上述图象显示区、上述扫描线驱动电路、上述数据线驱动电路、上述信号布线的区域中的至少一个地方。
15.一种电光学装置，其特征在于，在权利要求14规定的有源矩阵基板与相对基板之间夹持着电光学物质。
16.一种有源矩阵基板的制造方法，其特征在于至少具有如下工序，在权利要求3规定的有源矩阵基板的制造方法中，按该顺序形成上述晶体管中所用的半导体膜和栅绝缘膜时，同时按该顺序，对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区域侧的栅绝缘膜的工序；形成了用以形成上述晶体管的栅电极的导电膜后，在使该导电膜图形化形成上述栅电极时，同时从上述膜质检查区侧除去导电膜的工序；在通过上述栅绝缘膜有选择地将杂质导入上述半导体膜形成上述晶体管的源·漏区时，同时通过上述检查区侧栅绝缘膜，将杂质也导入上述膜质检查用半导体膜的工序；在上述栅电极的表面侧形成上述层间绝缘膜时，同时在上述检查区侧，在上述检查区侧栅绝缘膜的表面侧形成上述检查区侧层间绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔时，同时在上述膜质检查区，在上述检查区侧层间绝缘膜和上述检查区侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
17.一种有源矩阵基板的制造方法，其特征在于至少具有如下工序在权利要求4规定的有源矩阵基板的制造方法中，当按该顺序形成上述晶体管中所用的半导体膜和栅绝缘膜时，同时按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区域侧栅绝缘膜的工序；在形成了用以形成上述晶体管的栅电极的导电膜后，当使该导电膜图形化形成上述栅电极时，同时从上述膜质检查区侧除去导电膜的工序；通过上述栅绝缘膜有选择地将上述高浓度杂质和低浓度杂质导入上述半导体膜形成上述晶体管的上述低浓度源·漏区和上述高浓度源·漏区时，同时也通过上述检查区侧栅绝缘膜将上述低浓度杂质和上述高浓度杂质中的一种杂质导入上述膜质检查用半导体膜的工序；使上述层间绝缘膜形成在上述栅电极的表面侧时，同时在上述检查区域侧，在上述检查区域侧栅绝缘膜的表面侧形成上述检查区域侧层间绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔时，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜检查用半导体膜露出的工序。
18.一种有源矩阵基板的制造方法，其特征在于至少包括如下工序在权利要求5规定的有源矩阵基板的制造方法中，当按该顺序形成上述晶体管所用的半导体膜和栅绝缘膜时，同时按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区域侧栅绝缘膜的工序；在形成用以形成上述晶体管的栅电极的导电膜后，当使该导电膜图形化形成上述栅电极时，同时从上述膜质检查区域侧除去导电膜的工序；通过上述栅绝缘膜，有选择地将高浓度杂质和低浓度杂质导入上述半导体膜，形成上述晶体管的上述低浓度源·漏区和上述高浓度源·漏区时，同时通过上述检查区侧栅绝缘膜，也有选择地将上述低浓度杂质和上述高浓度杂质导入上述膜质检查用半导体膜，形成上述第一膜质检查用半导体膜和上述第二膜质检查用半导体膜的工序；在上述栅电极的表面侧形成上述层间绝缘膜时，同时在上述检查区域侧，在上述检查区域侧栅绝缘膜的表面侧形成上述检查区域侧层间绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔时，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
19.一种有源矩阵基板的制造方法，其特征在于至少具有下列工序在权利要求7规定的有源矩阵基板的制造方法中，按该顺序形成上述晶体管所用的半导体膜和栅绝缘膜时，同时按该顺序对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和检查区侧栅绝缘膜的工序；在形成了用以形成上述晶体管的栅电极的导电膜之后，当使该导电膜图形化形成上述栅电极时，同时从上述膜质检查区域侧除去导电膜的工序；在用掩膜覆盖了上述膜质检查用半导体膜的状态下，通过上述栅绝缘膜有选择地将杂质导入上述半导体膜形成上述晶体管的源·漏区的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔时，同时在上述膜质检查区域，在上述检查区域侧层间绝缘膜和上述检查区域侧栅绝缘膜上形成上述开口部，使上述膜质检查用半导体膜露出的工序。
20.一种有源矩阵基板的制造方法，其特征在于至少具有下列工序在权利要求9规定的有源矩阵基板的制造方法中，在形成上述晶体管的沟道区和栅绝缘膜时，对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和上述膜质检查用栅绝缘膜的工序；形成上述晶体管的栅电极并在上述膜质检查区域也同时形成导电膜的工序；通过规定的掩膜导入杂质形成上述晶体管的源·漏区的工序；在上述栅电极的表面侧形成上述层间绝缘膜并在上述检查区域侧，在上述导电膜的表面侧同时形成上述检查区域侧绝缘膜的工序；在上述层间绝缘膜上形成对上述晶体管的接触孔，并在上述膜质检查区域同时形成上述开口部，使上述导电膜露出的工序；通过上述开口部蚀刻除去上述导电膜，从上述开口部露出上述膜质检查用栅绝缘膜的工序。
21.一种有源矩阵基板的制造方法，其特征在于，至少具有如下工序在权利要求9规定的有源矩阵基板的制造方法中，在形成上述薄膜晶体管的沟道区和栅绝缘膜时，对应该作为上述膜质检查区的区域形成上述膜质检查用半导体膜和上述膜质检查用栅绝缘膜的工序；与上述栅电极和上述扫描线同时形成用以使上述扫描线和上述数据线的至少任一种线彼此电连接的短路用布线，并同时在上述膜质检查区域形成导电膜的工序；通过规定的掩膜导入杂质形成上述薄膜晶体管的源·漏区的工序；在上述栅电极和上述扫描线的表面侧形成上述层间绝缘膜，并在上述检查区域侧，在上述导电膜的表面侧同时形成上述检查区域侧绝缘膜的工序；与对上述薄膜晶体管的接触孔同时在上述层间绝缘膜上形成使上述短路用布线的予定切断部分露出的切断用孔，并在上述膜质检查区域同时形成上述开口部，使上述导电膜露出的工序；通过上述切断用孔，在上述予定切断部分借助蚀刻切断上述短路用布线，并通过上述开口部同时蚀刻除去上述导电膜，使上述膜质检查用栅绝缘膜从该开口部露出的工序。
全文摘要
提供能容易且准确地检查MIS晶体管的膜质的有源矩阵基板、使用它的电光学装置以及有源矩阵基板的制造方法。在有源矩阵基板上的未形成图象显示区、扫描线驱动电路、数据线驱动电路、信号布线等的部分上形成1mm矩形的膜质检查区80。在该膜质检查区80,形成与TFT50的高浓度源·漏区同层而且用相同浓度导入了相同杂质的膜质检查用半导体膜1c(硅膜),由于该膜质检查用半导体膜1c从层间绝缘膜4、71、72的开口部8c露出,所以能立即进行膜质分析。
文档编号H01L21/84GK1269520SQ00106520
公开日2000年10月11日 申请日期2000年3月10日 优先权日1999年3月11日
发明者竹中敏 申请人:精工爱普生株式会社