专利名称：电路装置及其制造方法
技术领域：
本发明涉及一种电路装置以及其制造方法，特别是涉及一种具有等间隔分开的导电图案的电路装置及其制造方法。
背景技术：
现有的设于电子设备的电路装置，为在手提电话、手提电脑等采用，正追求着小型化、薄型化和轻量化。
例如，提到作为电路装置的半导体装置，最近正在开发称为CSP(芯片尺寸封装)的与芯片尺寸相同的晶片级CSP。
图11表示支承衬底采用玻璃环氧衬底65的比芯片尺寸大一些的CSP66。在此，说明在玻璃环氧衬底65上安装晶体管芯片T的CSP。
在该玻璃环氧衬底65的表面上形成第一电极67、第二电极68以及小垫片69，背面上形成第一背面电极70和第二背面电极71。并且第一电极67与第一背面电极70介由通孔TH连接。另外第二电极68与第二背面电极71介由通孔TH电连接。另外在小垫片69上固定粘接所述晶体管裸片T，晶体管发射极与第一电极67介由金属细线72连接。另外，晶体管的基极与第二电极68介由金属细线72连接。在玻璃环氧衬底65上设有树脂层73，覆盖晶体管芯片T。
所述CSP66采用玻璃环氧衬底65，但不同于晶片级CSP，从芯片T到外部连接用背面电极70、71的延伸结构简单，具有可低成本制造的优点。
但是，上述CSP66将玻璃环氧衬底65用作插入件，由此在CSP66的小型化以及薄型化上存在限制。因此开发了没有图12所示的安装衬底的电路装置80(例如参照专利文献1)参照图12，在电路装置80中，电路元件82固定粘接在导电图案81上。并且，通过金属细线84连接电路元件82和导电图案81。密封树脂83使导电图案81的背面露出并覆盖电路元件82、金属细线84以及导电图案81。因此，电路装置80形成没有安装衬底的结构，与CSP66相比形成薄型且小型。
电路装置80上的导电图案81通过蚀刻导电箔形成。具体地，首先，通过半蚀刻导电箔的表面形成分离槽87。通过形成分离槽87在导电箔表面形成凸状导电图案81。其次，在导电图案81上电连接电路元件82。然后，覆盖电路元件形成密封树脂83填充在分离槽87内。进而从背面除去导电箔，直至分离槽87内填充的密封树脂83露出。由此，分离各导电图案81。由上述的工序形成所需形状的导电图案81。
专利文献1特开2002一076246号公报(第7页第1图)但是，存在若为使导电图案81之间接近而减小分离槽87的宽度时分离槽87的深度变得不均匀的问题。例如，若设定分离槽87的宽度为150μm以下，则分离槽87深度变得不均匀。如上所述，通过从背面蚀刻导电箔，直至在分离槽87内填充的密封树脂83露出，来分离各导电图案81。当形成局部较浅的分离槽87时，从背面蚀刻导电箔，直至该较浅的分离槽87内填充的密封树脂83露出。因此，通过过度蚀刻，较薄地形成导电图案81。由此，存在导电图案81的电流容量变小的问题。
另外，存在导电图案81相互之间的间隔不均匀时，局部会产生大的寄生电容的问题。因此，进行电路设计时，必须考虑局部不同的寄生电容。这给电路设计带来了困难。
发明内容
本发明是鉴于上述问题而开发的，其主要目的在于提供一种使导电图案之间的间隔均匀的电路装置及其制造方法。
本发明的电路装置具有导电图案、与所述导电图案电连接的电路元件，所述导电图案之间等间隔分离。
另外，本发明的电路装置，其具有由分离槽分开的导电图案，电连接在所述导电图案上的电路元件；露出所述导电图案的背面覆盖所述导电图案和所述电路元件的密封树脂，所述导电图案之间由所述分离槽等间隔分开。
本发明的电路装置的制造方法具有以下工序准备导电箔；通过在所述导电箔上形成具有等间隔宽度的分离槽，以凸状形成导电图案；电连接所述导电图案和电路元件；由密封树脂密封，覆盖所述电路元件并填充在所述分离槽中；除去所述导电箔的背面，直至填充在所述分离槽内的密封树脂露出。
本发明的电路装置的制造方法，其具有以下工序准备导电箔；通过在所述导电箔上形成等间隔的第一分离槽，将构成一个单元的导电图案以凸状形成，在所述单元之间设置宽度比所述第一分离槽宽的第二分离槽；电连接所述导电图案和电路元件；由密封树脂密封，覆盖所述电路元件并填充在所述第一分离槽及所述第二分离槽内；除去所述导电箔的背面，直至在所述第一分离槽及第二分离槽内填充的密封树脂露出；通过切断填充在所述第二分离槽内的所述密封树脂，分离所述单元。
根据本发明的电路装置，通过将导电图案之间的宽度设定为一定的间隔，能够容易地预测导电图案与密封树脂之间发生的寄生电容的值。因此，考虑到寄生电容的电路图案的设计变得容易。
根据本发明的电路装置的制造方法，通过将分离槽的宽度设定为等间隔，由蚀刻形成的分离槽其深度也变得均匀。因此，能够使导电图案之间的间隔均匀。另外，通过将分离槽的宽度设定为一定值以上能够抑制槽深的偏差，制造高品质的电路装置。由于分离槽的深度的均匀化，因此可形成所需的厚度的导电图案。
图1是表示本发明的电路装置的平面图(A)、剖面图(B)；图2是表示本发明的电路装置的平面图；图3是表示本发明的电路装置制造方法的剖面图(A)、平面图(B)；图4是表示本发明的电路装置的剖面图；图5是表示本发明的电路装置的剖面图(A)，特性图(B)；图6是表示本发明的电路装置制造方法的剖面图(A)、平面图(B)；图7是表示本发明的电路装置制造方法的剖面图(A)、平面图(B)；图8是表示本发明的电路装置制造方法的剖面图；图9是表示本发明的电路装置制造方法的剖面图；图10是表示本发明的电路装置制造方法的平面图；图11是表示现有的电路装置的剖面图；图12是表示现有的电路装置的剖面图；
具体实施例方式
参照图1说明本实施例的电路装置10的结构。图1(A)是电路装置10A的平面图，图1(B)是其剖面图。
参照图1(A)，本实施例的电路装置10A具有导电图案11；与该导电图案11电连接的电路元件12；覆盖电路元件12以及导电图案11、露出导电图案11的背面的密封树脂13。
导电图案11，要考虑到焊料的附着性、结合性、镀敷性，来选择其材料。具体地，导电图案11的材料可采用以Cu为主材料的导电箔、以Al为主材料的导电箔或由Fi-Ni等合金构成的导电箔等。在此，导电图案11构成使背面露出而埋入密封树脂13的结构，由分离槽41电气分离。例如，电路装置10的四个角部上形成安装电路元件12的接合区状的导电图案11。并且，构成金属细线14的焊盘的导电图案11在其间形成。另外，从密封树脂13露出的导电图案11的背面上设有由焊锡等焊料构成的外部电极15。导电图案11由蚀刻形成，其侧面形成弯曲面。另外，在装置的背面不设置外部电极15的地方由抗蚀层16覆盖。
电路元件12是晶体管、二极管、IC芯片等半导体元件、片装电容、片装电阻等无源元件。另外，厚度虽会变厚，但还可安装CSP、BGA等的倒装的半导体元件。在此，通过面朝上结合法安装的电路元件12，介由金属细线14与其它导电图案11电连接。
密封树脂13覆盖电路元件12、金属细线14以及导电图案11，露出导电图案11的背面。密封树脂13可以采用热硬性树脂或热塑性树脂。另外，在分离各导电图案11的分离槽41内充填有密封树脂13。本发明的电路装置10通过密封树脂13支承其整体。
分离槽41设置于各导电图案11之间，具有电气分离各导电图案11的功能。并且，分离槽41的宽度W1在任何地方其宽度也基本上均匀形成。宽度W1例如为150μm左右。换言之，各导电图案11等间隔地分开。因此，可使充填在分离槽41内的密封树脂13和导电图案11的侧面之间发生的寄生电容的值均匀化。另外，由于寄生电容的均匀化，可容易进行考虑到该寄生电容的设计。
另外，上述分离槽41的宽度为等间隔，但该“等间隔”是含有差异的等间隔，严密地讲有时会发生某种程度的误差。该误差包含用于蚀刻的蚀刻掩膜形成时发生的误差和进行湿蚀时发生的误差。具体地，这些误差为数微米至数十微米的程度。另外，充填在分离槽41内的密封树脂13从导电图案11的背面向外部突出。
另外，露出导电图案11背面的密封树脂13的背面被由树脂形成的抗蚀层16覆盖。并且，在设置于抗蚀层16的开口部上形成由焊锡等焊料构成的外部电极15。
参照图2说明其它实施方式的电路装置10B。图2是电路装置10B的平面图。在该图所示的电路装置10B中，由导电图案11形成配线部11C。另外，导电图案11相互之间分开的距离存在局部不同的部分。电路装置10B的其它结构与图1所示的电路装置10A相同。
在电路装置10B中内装有两种电路元件12。其一是IC芯片的电路元件12A。其另一是作为进行数安培以上的大电流的开关的半导体元件的电路元件12B。电路元件12B是基于从电路元件12A供给的控制信号进行开关的半导体元件。除了这些半导体元件以外电路装置10B上还可内装片状电阻、片状电容等其它电路元件。
配线部11C是在平面上不同的地方形成电连接区域的导电图案11。例如，在该配线部11C中，一端部介由金属细线14与作为IC的电路元件12A连接。另外，配线部11C的另一端部介由金属细线14与作为开关元件的电路元件12B连接。因此，配线部11C用作导通内装于电路装置10B内的元件之间的路径的一部分。另外，配线部11C延伸设置在金属细线14的下方。在本实施方式的电路装置10B中形成多个配线部11C。另外，配线部11C之间邻接的地方，配线部11C之间分开的距离大致相同。
参照图1说明的电路装置中，虽然内装的导电图案11之间分开的距离大致相同，但在图2的电路元件10B中，存在其距离不同的地方。具体地，配置作为开关元件的电路元件12B的接合区状的小垫片11B与其它的导电图案11A的分开的距离比其它的地方大。在此，所谓其它导电图案11A，包含构成配线部11C的导电图案11、载置控制用IC即电路元件12A的接合区状的导电图案11。例如，相对于其它导电图案11A之间分开的距离(W1)是150μm左右，小垫片11B与其它导电图案11A分开的距离是250μm左右。
这样，使小垫片11B从其它导电图案11A更加分开的理由是为确保小垫片11B的耐压性。在小垫片11B上介由焊锡或导电性膏等导电性的粘接剂固定粘接有进行大电流(例如250V、2A左右)的开关的电路元件12B。因此，在电路元件12B导通操作时，所述大电流也流至小垫片11B。由此相对，其它导电图案11A中，通过控制用的小的电信号(例如数伏、数十毫安左右)。因而，由于小垫片11B与导电图案11A之间电位差大，所以分开两者确保耐压性很重要。根据本实施方式，流经小垫片11B的大电流可抑制流经导电图案11A的控制信号中出现杂音。另外，与上述功率类半导体元件的源极电极或漏极电极连接的导电图案也可从其它导电图案分开。由此，能够使内装于电路装置的电路更稳定。
概括而言，为使第一分离槽的深度均匀化，若由蚀刻形成的分离槽41的宽度实际均匀，则其深度均匀。因此，可由从背面进行的蚀刻良好地进行各导电图案11的分离。但是，对于大电流通过的导电图案11，为确保与其它导电图案11之间的耐压性，必须以大于等于规定的距离分开。因此，有时为确保耐压也较大地设定一部分分离槽41的宽度。其宽度在图2中由W2表示。
以上，作为使用导电箔的图案图说明了两种，但还有其它图案，以下加以说明。
图案1由与分立型电路元件等电连接并配置在固定粘接有电路元件的接合区周围的结合垫片构成。该图案特别适用于内装端子少的IC或者分立晶体管的电路装置。
图案2与引脚数多的电路元件(例如IC)电连接，为在配置电路元件的接合区周围进行再配线而分布形成，从与电路元件电连接的垫片连续延伸。
图案3在SIP(System in Package)中，内装有晶体管、IC、无源元件或者这些的集合体。这些电路元件介由配线部11C电连接。该配线部11C的形状，如图2所示，除细长地延伸的形状外，也可以采用形成L字形的导电图案11作为配线部11C。
参照图3及其以后
电路装置10的制造方法。
本发明的第一工序，如图3～图6所示，准备导电箔，通过形成分离槽41，形成突出成凸状的导电图案11。
在本工序中，首先如图3(A)准备薄片状导电箔40。考虑焊料的附着性、结合性、镀敷性来选择该导电箔40的材料。具体采用以Cu为主材料的导电箔、以Al为主材料的导电箔或由Fe-Ni等合金构成的导电箔等。考虑到后面的蚀刻，导电箔的厚度最好是10μm～300μm程度。具体如图3(B)所示，在长条状的导电箔40上形成多个单元的块42分开排列有4～5个。在各块42之间设置缝隙43，吸收模制工序等中的加热处理中产生的导电箔40的应力。另外，在导电箔40的上下周端以一定的间隔设置对准孔44，用以在各工序中定位。
接着，形成各块的导电图案11。首先，如图4所示，在导电箔40的上面形成作为耐蚀掩膜的抗蚀层PR，构图光致抗蚀剂层PR，露出除构成导电图案11的区域外的导电箔40。以抗蚀层PR作为蚀刻掩膜进行湿蚀，由此从抗蚀层PR露出的导电箔40进行蚀刻形成分离槽41。为形成等间隔的分离槽41，抗蚀层PR的露出部的宽度W1等间隔形成。在此，由于抗蚀层PR的构图通过曝光和显影工序进行，有时也会发生某种程度的误差。
参照图5说明由湿蚀形成的分离槽14的宽度W与深度D之间的关系。图5(A)是由蚀刻形成的分离槽41的剖面图。图5(B)是表示分离槽的宽度与深度之间关系的曲线图。
参照图5(A)说明在导电箔40上形成的分离槽41的剖面形状。在此，分离槽41的宽度用符号W表示，其深度用符号D表示。由湿蚀形成的分离槽的断面各向同性地形成。因此，分离槽41的深度D由分离槽的宽度W和蚀刻的条件所控制。即，若分离槽的宽度W加大，则分离槽的深度D也变大。若蚀刻强度增强，则分离槽的深度D变深。
参照图5(B)的曲线图说明分离槽的宽度W与深度D之间的关系。同图的曲线图表示在相同的湿蚀条件下形成多个宽度不同的分离槽的结果。在曲线图上标绘各个分离槽的宽度W和深度D。并且利用这些点的集合体描绘出用统计学方法算出的近似曲线L1。
首先，说明近似曲线。分离槽的宽度在0～150μm之间，随着分离槽宽度W的增加其深度也增加。并且，当分离槽的宽度W达到150μm以上时，分离槽的深度趋于定值。即意味着具有150μm以上宽度的分离槽41的深度大致为定值。
下面，说明上述宽度与深度值的偏差。设近似曲线表示的深度和其点表示的深度的差为D1。则在分离槽41的深度不到150μm的区域，D1的值非常大。这意味着当形成宽度150μm以下的分离槽41时各个分离槽41的深度存在很大偏差。与此相对，当分离槽41的宽度W为150μm以上时近似曲线L1表示的深度和各点表示的深度的差非常小。具体地，在该区域近似曲线表示的深度和各点表示的深度的差为数微米左右。因此，宽度W为150μm以上时，能形成均匀性优良的分离槽41。
另外，在上述说明中，由蚀刻形成的分离槽41的深度为定值时的宽度WS为150μm。但是，该宽度WS根据蚀刻条件的不同会有所变动。即有时向导电箔40的表面喷射蚀刻剂的方法和将导电箔浸渍在蚀刻剂中的方法对应的宽度WS不同。另外可预测，根据用于蚀刻导电箔40的蚀刻剂的种类的不同宽度WS也有所变动。
参照图6说明该工序中形成的具体导电图案11的形状。图6(A)是形成有分离槽41的导电箔40的剖面图，图6(B)为其平面图。
参照图6(A)，在导电箔40的表面形成有分离槽41。并且，该分离槽41由第一分离槽41A以及第二分离槽52所构成。第一分离槽41A是用于在一个单元内部分离各个导电图案11相互间的分离槽。第二分离槽52是用于分离各单元的分离槽，其宽度比所述的第一分离槽41A大。该第二分离槽52内利用后面的模制工序与第一分离槽41B一起充填密封树脂。然后，通过切割填充在第二分离槽52内的密封树脂，分离为各电路装置。在此，所谓单元是指构成一个电路装置的结构要素。
具体地，第一分离槽41A的宽度W1采用150μm左右。第二分离槽52的宽度W2采用W1的2倍左右(300μm)。通过使第一分离槽41A的宽度W1采用150μm左右，能使各第一分离槽41A的深度均匀。并且，由于该150μm的宽度是能够保证深度均匀性的最小宽度，所以能够使各导电图案11分开的距离最小化。因此，可增大用作导电图案11的电路装置内部的有效面积。
在图6(B)表示具体的导电图案11。本图是对应图3(B)所示的块42的其中一个的放大图。一个虚线包围的部分为一个单元45。在一个块42上多个单元45排列成阵列状，在每个单元45上设有同一导电图案11。在此，形成两行两列的四个单元45，但还可形成更多个单元45。另外，上述第二分离槽52在各个单元45间形成格子状。
本发明的第二工序，如图7(A)的剖面图以及图7(B)的平面图所示，将电路元件12固定粘接在所需的导电图案11的各单元45上，并形成电连接各单元45的电路元件12的电极和所需的导电图案11的连接装置。
电路元件12是晶体管、二极管、IC芯片等半导体元件、片状电容、片状电阻等无源元件。虽然厚度会变厚，但还可安装CSP、BGA等倒装的半导体元件。
本发明的第三工序，如图8所示，由密封树脂13进行模制，一并覆盖各单元45的电路元件12，并填充在分离槽41内。
在本工序中，密封树脂13覆盖电路元件12和多个导电图案11，密封树脂13充填在导电图案11之间的分离槽41内。另外，密封树脂13与导电图案11侧面的弯曲结构嵌合而牢固地结合。并且由密封树脂13支承导电图案11。另外在本工序可通过传递模模制、注入模模制、或浸渍实现。作为树脂材料，环氧树脂等热硬性树脂可通过传递模实现，聚酰亚胺树脂、聚苯硫醚等热塑性树脂可通过注入模实现。另外，在本工序中，在第一分离槽41A以及第二分离槽52的两者内填充密封树脂13。
本工序的优点是覆盖密封树脂13之前构成导电图案11的导电箔40为支承衬底。现有技术中采用了本来不必要的衬底。本发明中，构成支承衬底的导电箔40作为电极材料是必要材料。因而，具有能尽可能节省结构材料的优点，也能实现成本的降低。
本发明的第四工序，如图9所示，在于电气分离各导电图案11。在此，除去导电箔40的背面，直至填入分离槽41的密封树脂13露出，进行各导电图案11的分离。在本工序中，导电箔40的背面通过化学和/或物理方法除去，作为导电图案11分离。该工序，通过研磨、磨削、蚀刻、激光金属蒸发等实施。特别是当通过蚀刻除去导电箔40时，可得到填入分离槽41的密封树脂向下方突出的结构。
如图6(A)所示，形成较宽宽度的第二分离槽52的深度与第一分离槽41A的深度大致相等。因此，利用湿蚀进行所述除去时，在第二分离槽52以及第一分离槽41A内填充的密封树脂向下方以相同程度突出。
另外，对导电图案11进行背面处理得到图1所示的最终结构。即，根据需要将焊锡等导电材料覆盖在露出的导电图案11上形成背面电极15，完成电路装置。
本发明的第五工序，如图10所示，按各单元45通过切割分离密封树脂13。
在本工序中，用刀片49沿各单元45间的切割线切割密封树脂13，分离成各个电路装置。在本工序中，因为在切割线上仅存在填入分离槽内的密封树脂13，因而刀49的磨耗少。另外可不产生金属毛刺，切割成非常准确的外形。详细地，沿各单元45之间形成的第二分离槽52的中间部分进行上述切割。
上述切割用刀49的厚度例如是100μm左右。因此，通过较大地形成进行切割的第二分离槽52的宽度，能够防止刀49接触导电图案11。
权利要求
1.一种电路装置，其特征在于，具有导电图案和与所述导电图案电连接的电路元件，所述导电图案之间等间隔分开。
2.一种电路装置，其特征在于，具有由分离槽分开的导电图案，电连接在所述导电图案上的电路元件；露出所述导电图案的背面覆盖所述导电图案和所述电路元件的密封树脂，所述导电图案由所述分离槽等间隔分开。
3.如权利要求1或2所述的电路装置，其特征在于，所述导电图案之间分开的距离是150μm以上。
4.如权利要求2所述的电路装置，其特征在于，所述分离槽以均匀的深度形成。
5.如权利要求1或2所述的电路装置，其特征在于，所有所述导电图案等间隔分开。
6.如权利要求1或2所述的电路装置，其特征在于，所述导电图案包含固定粘接半导体元件的小垫片，所述小垫片和其它所述导电图案分开的距离比其它所述导电图案之间分开的距离长。
7.根据权利要求6所述的电路装置，其特征在于，所述半导体元件包含功率类半导体元件。
8.一种电路装置的制造方法，其特征在于，具有以下工序准备导电箔；通过在所述导电箔上形成等间隔的具有宽度的分离槽，以凸状形成导电图案；电连接所述导电图案和电路元件；由密封树脂密封覆盖所述电路元件，并填充在所述分离槽中；除去导电箔的背面，直至填充在所述分离槽内的密封树脂露出。
9.如权利要求8所述的电路装置的制造方法，其特征在于，所述分离槽的宽度形成为150μm以上。
10.如权利要求8所述的电路装置的制造方法，其特征在于，所述分离槽形成宽度比其深度大的结构。
11.一种电路装置的制造方法，其特征在于，具有以下工序准备导电箔；通过在所述导电箔上形成等间隔的第一分离槽，将构成一个单元的导电图案以凸状形成，在所述单元之间设置宽度比所述第一分离槽宽的第二分离槽；电连接所述导电图案和电路元件；由密封树脂密封覆盖所述电路元件，并填充在所述第一分离槽及所述第二分离槽内；除去所述导电箔的背面，直至在所述第一分离槽及所述第二分离槽内填充的密封树脂露出；通过切断填充在所述第二分离槽内的所述密封树脂，分离所述单元。
12.如权利要求11所述的电路装置的制造方法，其特征在于，所述第二分离槽的宽度是所述第一分离槽的2倍左右。
13.如权利要求11所述的电路装置的制造方法，其特征在于，所述第一分离槽和所述第二分离槽具有大致相同的深度。
14.如权利要求11所述的电路装置的制造方法，其特征在于，所述第一分离槽的宽度形成为150μm以上。
15.一种电路装置，其特征在于，包括利用由蚀刻形成的分离槽相互分开的导电图案，电连接在所述导电图案上的电路元件；露出所述导电图案的背面覆盖所述电路元件和所述导电图案的密封树脂，所述分离槽的宽度为由蚀刻形成的槽的深度饱和的长度以上。
16.如权利要求15所述的电路装置，其特征在于，所述分离槽的宽度为150μm以上。
17.如权利要求15所述的电路装置，其特征在于，所述槽的宽度形成等间隔。
18.一种电路装置的制造方法，其特征在于，具有以下工序通过在导电箔表面蚀刻形成比所述导电箔的厚度浅的分离槽，使预定形成的导电图案以凸状突出；将电路元件电连接在所述导电图案上；填充所述分离槽并覆盖所述电路元件形成密封树脂，从背面除去所述导电箔，直至填充在所述分离槽内的密封树脂露出，所述分离槽的宽度为由蚀刻形成的槽的深度饱和的长度以上。
19.如权利要求18所述的电路装置的制造方法，其特征在于，所述分离槽的宽度形成为150μm以上。
20.如权利要求18所述的电路装置的制造方法，其特征在于，所述分离槽的宽度形成等间隔。
全文摘要
一种电路装置及其制造方法，使导电图案之间的间隔均匀化。该制造方法包含如下工序准备导电箔(40)；通过在导电箔上形成等间隔具有宽度的分离槽(41)，形成构成至少具有电路元件(12)的搭载区域的单元(45)的导电图案(11)；电连接导电图案(11)和电路元件(12)；由密封树脂密封，覆盖电路元件(12)，并填充在分离槽(41)内并除去未设有分离槽(41)的厚的部分的导电箔(40)。
文档编号H01L23/50GK1604323SQ200410083248
公开日2005年4月6日 申请日期2004年9月29日 优先权日2003年9月30日
发明者高桥幸嗣 申请人:三洋电机株式会社