专利名称：用于亚0.05μmMOS器件的可处理的隔离层镶栅工艺的制作方法
技术领域：
本发明涉及制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法，特别是更多地涉及了制造具有“Super-Halo”掺杂分布、可以提供良好短沟道特性的MOSFET器件的方法。本发明的方法与主流CMOS(互补金属氧化物半导体)工艺兼容，并能够制造出性能非常高的按比例缩小的MOSFET，特别是尺寸小于0.05μm的MOSFET。
众所周知，在MOSFET器件制造领域中，为了将MOSFET器件按比例缩小到0.05μm以下，必须采用一种称为“Super-Halo”的掺杂分布来控制沟道效应。对此，例如，Y.Taur等人在其题为“CMOS Devices Below0.1μm；How High Will Performance Go(0.1微米以下的CMOS器件如何提高性能)”的文章中给出了描述，该文章发表在1997 IEDMTechnical Digest，pp-215-218上。Super-Halo分布由纵向和横向两个方向上的高度不均匀分布构成。例如，从
图1A中可以看到这种不均匀的掺杂分布。图1B给出了沟道长度容差在±30％的0.05μm设计的模拟Ion/Ioff(25℃)特性。如图1A所示，两块高掺杂区与栅和源/漏区形成自对准，从而有助于阻止受栅控制的耗尽区进入源和漏区。采用这种理想的非均匀掺杂分布，可以实现对短沟道Vt的良好控制，使沟道长度缩小到很短(＜0.035μm)。
为了在MOSFET中获得Super-Halo掺杂分布，在halo注入之后，必须缩短用于产生此结构的热堆积过程，即1000℃,1秒钟。在制造MOSFET器件的工艺中，使用可处理的氮化物隔离层技术可以缩短halo注入之后的热堆积过程。以下是对现有技术的概括多栅界定和再氧化完成之后，在多晶硅的侧壁上形成氮化物隔离层(大约100nm)。然后进行源、漏和栅的注入，紧跟着进行所需要掺杂激活和推进退火(1000℃,5秒钟)。接着去除氮化物隔离层(所以称为可处理的隔离层)并进行源、漏扩展(SDE)和halo注入。为了激活halo和SDE注入物并减小任何横向(和纵向)的扩散，采用了一种短的沟道退火循环(1000℃,1秒钟)。这种非常短的沟道退火循环保留了halo搀杂原有的陡峭分布，从而获得了上面描述的Super-Halo搀杂分布。
在制造栅氧化物非常薄(≤2nm)的亚0.05μm的MOSFET器件时，上述现有技术存在的主要问题起因于其所采用的去除氮化物隔离层的方法。以下是目前现有技术中用于去除氮化物隔离层所采用的两种方法(1)湿法腐蚀，例如用热的磷酸；或者(2)干法腐蚀，例如，蚕、用花絮外顺溜副食(CDE)技术。
以上两种腐蚀过程在氮化物与搀杂的氧化物或搀杂的硅之间都没有显示出良好的腐蚀选择性。为了去除100nm的氮化物隔离层但又不完全除掉形成于源、漏区之上的2nm的氧化物，需要100∶1(氮化物比搀杂的氧化物或搀杂的硅)或更大的腐蚀选择性。目前这些技术的腐蚀选择性在10∶1的数量级。
图2和图3对这个问题进行了明确地说明，特别地，图2给出了隔离层腐蚀之前现有技术MOSFET结构的一个草图。源区和漏区上的氧化物厚度与栅氧化物的厚度相同(≤2nm)。在对源、漏注入的工序中使氧化物也得到了搀杂。在去除可处理的氮化物隔离层的过程中，覆盖在源区和漏区之上的氧化物被腐蚀，源、漏区域受到侵蚀导致了如图3所示的MOSFET结构(草图)。
对于上述问题，一个明显地解决办法就是增加覆盖在源区和漏区之上的氧化物厚度，使其与栅氧化物的厚度无关(例如，为了去除100nm的氮化物隔离层，需要在源区和漏区上覆盖大于10nm的氧化物)着可以通过在氮化物隔离层形成之后采用热氧化工序实现，从而在源/漏区上形成所需厚度的氧化物。不幸地是，此种技术会导致更多的搀杂物质从源/漏区向热生长氧化物的扩散，从而加大其相对于湿法腐蚀和CDE腐蚀的腐蚀速率。
考虑到现有MOSFET制造方法的缺陷，有必要继续提出新的改进方法，以便制造出具有Super-Halo掺杂分布、可以提供良好器件短沟道特性和增强型器件性能的MOSFET。
本发明的一个目的是提供制造具有Super-Halo掺杂分布的亚0.05μm MOSFET器件的方法。
本发明的另一个目的是提供制造具有良好器件短沟道特性和增强型器件性能的按比例缩小的MOSFET器件(即亚0.05μm)的方法。
本发明的第三个目的是提供制造亚0.05μm MOSFET器件的方法，其中制造该器件时所采用的工艺技术与主流的CMOS加工工艺完全兼容。
本发明的第四个目的是提供制造亚0.05μm MOSFET器件的方法，其中源/漏区上的氧化物没有被彻底地除去，并且加工步骤不会引起由源/漏区向源/漏区上的氧化物区的杂质扩散出现过分的增加。通过阻止由源/漏区向源/漏区上的氧化物区的杂质扩散的增加，使氧化物区的腐蚀速率得到抑制；因此不会形成如图3所示的结构。
在本发明中，这些和其它一些目的和优点均可以通过采用适当的流程来实现，其中在制造源/漏区上的氧化物厚度与栅氧化物厚度无关的MOSFET结构的过程中，采用了镶栅技术；在形成Super-Halo掺杂分布的过程中，采用了可处理的隔离层技术。
实现以上目的的本发明的一种方法包括步骤(a)提供一个衬底表面长有栅堆积物的结构，该栅堆积物包括至少一层制作在衬底上的焊盘氧化物层和形成于该焊盘氧化物层之上的第一个氮化物层；(b)在上述结构中形成至少一个隔离槽区，该至少一个隔离槽区被制作在上述栅堆积物和部分上述衬底中；(c)在上述至少一个隔离槽区域内形成一个氧化物衬里；(d)在上述至少一个隔离槽区域内填入槽绝缘材料；(e)在上述衬底中形成阱注入区；(f)在上述栅堆积物的第一个氮化物层上形成第二个氮化物层，其中第一个氮化物层和第二个氮化物层的总厚度基本上与接下来将在此形成的栅区的厚度相同；(g)在上述第一个和第二个氮化物层中形成一个截止到上述焊盘氧化物层为止的栅孔；(h)除去上述栅孔中的焊盘氧化物层，从而暴露出部分上述衬底；(i)在上述栅孔中暴露出来的部分衬底上形成一个薄的氧化物层，该氧化物薄层的厚度为3nm或更少；(j)在上述栅孔中填入多晶硅；(k)除去上述第一个和第二个氮化物层从而暴露出上述多晶硅的侧壁；(l)对暴露出来的多晶硅侧壁及其上表面进行氧化；(m)在上述被氧化的多晶硅侧壁上形成氮化物隔离层；(n)在上述衬底中形成源区和漏区，其中该源区和漏区通过1000℃或更高的退火温度经5秒钟或更长的时间激活；(o)除去上述氮化物隔离层；和(p)在上述衬底中形成源/漏扩展部分和halo注入区，其中该halo注入区采用1000℃或更低的温度退火1秒钟或更短的时间激活。
在本发明第一种方法的一个可选方案中，源/漏扩展部分在上述步骤(l)和(m)之间形成。在这种方案中，步骤(p)中只形成halo注入。
实现上述目的的本发明的第二种方法包括步骤；(a)提供一个衬底表面长有栅堆积物的结构，该栅堆积物包括至少一层制作在衬底上的焊盘氧化物层和形成于该焊盘氧化物层之上的第一个氮化物层；(b)在上述结构中形成至少一个隔离槽区，该至少一个隔离槽区被制作在上述栅堆积物和部分上述衬底中；(c)在上述至少一个隔离槽区域内形成一个氧化物衬里；(d)在上述至少一个隔离槽区域内填入槽绝缘材料；(e)在上述衬底中形成阱注入区；(f)对槽绝缘材料进行平面化；(g)除去上述第一个氮化物层直到焊盘氧化物层为止；(h)在上述焊盘氧化物层上形成第二个氮化物层，该第二个氮化物层的厚度基本上与接下来将在此处形成的栅区的厚度相同；(i)在上述第二个氮化物层中形成一个截止到上述焊盘氧化物层为止的栅孔；(j)除去上述栅孔中的焊盘氧化物层，从而暴露出部分上述衬底；(k)在上述栅孔中暴露出来的部分衬底上形成一个薄的氧化物层，该氧化物薄层的厚度为3nm或更少；(l)在上述栅孔中填入多晶硅；(m)除去上述第二个氮化物层从而暴露出上述多晶硅的侧壁；(n)对暴露出来的多晶硅侧壁及其上表面进行氧化；(o)在上述被氧化的多晶硅侧壁上形成氮化物隔离层；(p)在上述衬底中形成源区和漏区，其中该源区和漏区通过1000℃或更高的退火温度经5秒钟或更长的时间激活；(q)除去上述氮化物隔离层；和(r)在上述衬底中形成源/漏扩展部分和halo注入区，其中该halo注入区采用1000℃或更低的温度退火1秒钟或更短的时间激活。
在本发明第二种方法的一个可选方案中，源/漏扩展部分在上述步骤(n)-(o)之间形成。在这种方案中，步骤(p)中只包括halo注入区的形成。
图1A是一个截面图，给出了现有技术Super-Halo分布的搀杂情况。
图1B是一个说明图，描绘了沟道长度容差为±30％的0.05μm设计的Ion、Ioff的模拟特性(25℃)。
图2是一个截面图，说明了氮化物隔离层被腐蚀之前的现有技术的MOSFET结构。
图3是一个截面图，说明了氮化物隔离层被腐蚀之后的现有技术的MOSFET结构。
图4A-AM是一组截面图，说明了本发明第一种方法的各种加工步骤。
图5A-5B是一组截面图，说明了本发明第二种方法中使用的不同于本发明第一种方法中使用的各加工步骤。
现在，将参照结合现有应用的附图，对提供含有Super-Halo搀杂分布从而具有良好器件短沟道特性和增强型器件性能的亚0.05μmMOSFET制造方法的本发明进行更为具体地描述。需要指明的是，在结合现有应用的附图中，相同或相应的部分均采用相同的数字给予指示。
参照图4A-4M，对本发明第一种方法中使用的基本加工步骤进行说明。具体地说，图4A-4M是可以用本发明第一种方法制成的一个可能的MOSFET器件的一组截面图。
图4A给出按本发明步骤(a)形成的一个初始结构。初始结构由衬底10和栅堆积物12构成。栅堆积物包括一个在衬底10表面上形成的诸如二氧化硅之类的焊盘氧化物层14，和一个在焊盘氧化物层形成的注入氮化硅之类的氮化物层16。尽管本发明的附图中将栅堆积物描述成有两层材料构成，但栅堆积物也可以包括其它材料层。在本发明附图描述的方案中，氮化物层16用于界定隔离槽，因此该层将在接下来的腐蚀工序中被除掉从而暴露出结构中的栅区——氮化物层除去之后，焊盘氧化物层仍然保留在部分衬底上。
焊盘氧化物层14通过传统的热生长工艺被制作在衬底10的表面上，或者换另一种方法，焊盘氧化物层也可以通过传统的淀积工艺形成，例如(但不限于)化学汽相淀积(CVD)，掩膜辅助CVD，溅射，蒸发和其他类似的淀积工艺。焊盘氧化物的厚度可以不同，但应该比将在后续步骤中形成的相应的栅氧化物的厚度厚。典型地，焊盘氧化物具有大约8nm到大约20nm的厚度。
就氮化物层16而言，该层是通过本领域中熟知的传统的淀积工艺被制作在焊盘氧化物层14的表面上的，这里的传统淀积工艺包括上述形成焊盘氧化物层时提到的类似工艺。氮化物层的厚度可以不同，但应该比它所形成与其上的焊盘氧化物层的厚度厚。典型地，在本发明中，栅堆积物12的氮化物层16具有大约从50nm到大约200nm的厚度。
本发明中使用的衬底可以是热和传统的半导体衬底，其中含有诸如硅之类的半导体材料。本发明可以使用的一些衬底例子包括(但不仅限于)Si,Ge,SiGe,GaP,InAs,InP和其它Ⅲ/Ⅴ族化合物半导体。衬底还可以由一个多层的半导体构成，如Si/SiGe。衬底可以是N型或P型，这由所希望制造的器件决定。衬底可以包含各种有源区或隔离区，它们通过本领域中熟知的工艺技术或者被制作在衬底之上或者形成于衬底之中。本发明中使用的推荐衬底为Si晶片或芯片。
在衬底10上形成栅堆积物12之后，就要在结构中形成如图4B所示的隔离槽(或多个这样的隔离槽018。隔离槽在形成的过程中穿过了氮化物层16，焊盘氧化物层14和部分衬底10。隔离槽18是通过传统的光刻和腐蚀(反应离子腐蚀(RIE)、掩膜腐蚀、离子束腐蚀及其它类似的干法腐蚀)工艺形成的，见图4B。在本发明此步骤中形成的隔离槽区成为最终结构的浅槽隔离区。虽然图中并没显示出来，但光刻工序使用了传统的光敏抗蚀剂，并选择性地使用了一层抗反射涂层，这两层物质在隔离槽在结构中形成之后被除去。
接着，在隔离槽18中形成一个氧化物衬里，如SiO2，从而给每个槽的侧面和底部镶了一个贴面。含有氧化物衬里的结构如图4C所示。图4C还包括隔离槽被填满并被平面化的一种结构。如图4C所示，氧化物衬里与焊盘氧化物的上表面形成了一个连续的层；因此整个隔离槽的底部便被从衬底10完全隔开。
氧化物衬里20可以通过任何传统的淀积或热生长工艺制成，包括上面在形成焊盘氧化物层14时所提到的类似的工艺。氧化物衬里20的厚度可以根据形成该衬里所采用的工艺而不同，但氧化物衬里的典型厚度大约在5nm到20nm的范围。
正如此前提到的，图4C还说明了隔离槽18被绝缘材料22填充并被平面化后形成的结构。具体地说，在隔离槽底部用氧化物衬里20形成贴面之后，接着就要在氮化物层16上和隔离槽区域18中填入一种绝缘材料22。本发明中使用的填充工艺包括任何传统的淀积工艺，包括(但不仅限于)CVD和掩膜辅助CVD。可以用在本发明此步骤中的合适的槽绝缘材料包括任何传统的绝缘材料。可以用在本发明中的适合的槽绝缘材料的一些例子包括(但不仅限于)四乙基原硅酸脂(TEOS)，SiO2，流动性氧化物和其它类似的绝缘材料。当用TEOS作槽绝缘材料时，可以在平面化之前使用一种可选择的致密化步骤。
为形成如图4C所示的结构所使用的平面化工艺包括任何被该领域内技术人员熟知的传统的平面化工艺，包括(但不仅限于)化学机械抛光(CMP)和研磨。
接下来，采用该领域中技术人员熟知的能够形成深阱注入的传统注入工艺形成如图4D所示的深阱注入区24。注入工艺可以在衬底中形成P-阱、N-阱或P-阱和N阱。深阱注入物可通过该领域中技术人员熟知的能够激活该注入物的传统退火工艺激活。
深阱注入物形成之后，采用与形成栅堆积物的氮化物层相同或不同的传统淀积工艺，在栅堆积物12的氮化物层16上形成第二个氮化物层26，见图4E。这层氮化物的厚度与前面栅堆积物氮化物层的厚度加在一起基本上与结构中将在后续步骤中形成的相应的栅区的厚度相同。那也就是说，氮化物层16和26的组合厚度大约在5nm到200nm的范围，更理想的组合厚度大约在10nm到150nm。已指明，氮化物层16和26被用在形成栅区的过程中；因此这两者的总厚度应该等于所需栅区的总高度。
本发明第一种方法的下一步包括在氮化物层16和26中形成栅孔28，见4F。具体地说，栅孔是采用传统的光刻和腐蚀技术(抗离子腐蚀(RIE)，掩膜腐蚀，离子束腐蚀及其它类似的干法腐蚀工艺)在图4E所示的结构中形成的，从而提供了如图4F所示的结构。正如此处所显示的，栅孔穿过氮化物层一直深入到并停止在焊盘氧化物层上，从而在栅孔28的底部暴露出部分焊盘氧化物层14。在界定栅孔的过程中采用了传统的光刻抗蚀剂，该光刻抗蚀剂在栅孔形成之后被除去。虽然附图只对该结构中的一个栅孔的形成进行了描述，但可以设想此处还有许多栅孔形成。
栅孔形成之后，可以利用传统的离子注入和激活退火进行具有可选性的阈值调整注入工序；传统的离子注入和激活退火这两种工艺都是本领域内技术人员熟知的工艺。本发明图4G给出了本发明的这个可选性的工序，其中区域30代表结构中形成的阈值调整注入区。
形成栅孔和可选性的阈值调整注入之后，采用一种在去除氧化物上具有很高选择性的腐蚀工艺除去位于栅孔28底部的焊盘氧化物层14，见图4H。本发明的这个工序暴露了栅孔中的部分衬底10。本发明中可以使用的对于从栅孔底部去除焊盘氧化物层具有最大优选性的腐蚀工艺是汽相化学化学氧化去除工艺，其中汽相的HF和NH3被作为腐蚀剂并采用了较底的压力(6毫乇或更低)。
图4H还显示了在栅孔底部焊盘氧化物层已被事先去除的地方形成一个薄的氧化物层32(厚度在3nm或更薄)的工序。那也就是说，氧化物薄层是被制作在因焊盘氧化物层14被除去而暴露出来的衬底10的表面上。注意，氧化物层32代表该结构的栅氧化物。这个氧化物层是用本领域中技术人员熟知的传统栅氧化工艺形成的。举例来说，氧化物层32可以是这样形成的将该结构放到一种氧化的氛围中，例如空气或氧气，温度大约在700℃～800℃的范围，时间大约为5～10分钟。加热可以采用单一的温度也可以采用多种斜坡保温循环。虽然上面给出了一些参考的氧化条件，但此处也可以考虑采用其它的温度和时间，只要这些温度和时间足以在暴露的栅孔底部形成一个薄的氧化物层就可以。采用传统的快速热氧化(RTO)工艺也在本发明的考虑范围之内。
在栅孔28底部形成栅氧化物32之后，采用传统的淀积工艺，如CVD或掩膜CVD，在栅孔中填入多晶硅34，之后通过传统工艺，例如CMP，对结构进行平面化并使平面化终止于氮化物层26上。该平面化结构如图4I所示。
按照本发明第一种方法的下一个步骤，如图4J所示，通过一种包括使用湿法腐蚀工艺在内的传统镶嵌式反向腐蚀工艺将氮化物层26和16除去。镶嵌式反向腐蚀工艺导致了如图4J所示的结构，其中栅区的侧壁，即多晶硅34被暴露出来。本发明此工序中使用的湿法腐蚀工艺是在有化学腐蚀剂存在的情况下进行的，该化学腐蚀剂例如可以是(但不仅限于)热的磷酸。其它的化学腐蚀剂以及干法腐蚀也可以在本发明中使用。
去掉氮化物层16和26继而暴露出多晶硅34的侧壁之后，便可以进行多氧化工序从而在多晶硅34的暴露侧壁及其上表面形成氧化物区35，见图4J。多晶硅上形成的这个氧化物区用于保护剩余的多晶硅，使其在去除可处理的隔离层过程中免受化学腐蚀。形成氧化物区35所采用的氧化技术可以与形成氧化物区32所采用的氧化技术相同，也可以不同。
接下来，在多晶硅34被氧化的侧壁上形成氮化物隔离层36，见图4K。本发明中使用的氮化物隔离层由普通的含氮物质构成，如(但不仅限于)Si3N4。隔离层由本领域中技术人员熟知的传统的淀积工艺形成，并在这之后由RIE腐蚀掉。本发明中使用的氮化物隔离层是可处理的隔离层，因为它们可以在接下来的步骤中被去掉。氮化物隔离层36的厚度可以根据制造它时所采用的淀积工艺而不同，但是本发明中具有代表性的情况是氮化物隔离层的厚度在大约100～150nm。
在多晶硅34被氧化的侧壁上形成氮化物隔离层之后，便可以通过传统的离子注入形成源/漏区38。采用退火工艺将源/漏区激活，退火温度可以从1000℃或更高的温度开始，退火时间大约为5秒钟或更长，理想情况下，退火温度在大约1000℃到1050℃为最好。含有被激活的源区和漏区的结构如图4L所示。
接下来，如图4M所示，将氮化物隔离层从结构中去掉，并采用本领域中熟知的传统工艺形成源漏扩展部分40和Super-Halo注入42。例如，可以采用离子注入和退火来形成和激活结构中的这些区域。激活这些区域所使用的退火温度比前面源/漏激活步骤中所使用的退火温度低。具体地说，激活源/漏扩展部分和Super-Halo注入所使用的退火温度大约在1000℃或更低，退火所用的时间大约为1秒钟或更短，特别理想的退火温度大约在900℃到950℃。
在本发明的一个可选方案中，源/漏扩展部分是在多晶硅暴露的侧壁被氧化(即多重氧化)之后和氮化物隔离层去除之前形成的。
之后，就要对图4M所示的结构进行本领域中熟知的传统的CMOS工序，对于这些工序的描述，请参见John Wiley and Sons Publisher,1980年出版的由R.Colclaser撰写的“Micro Electronics processing andDevise Disgn”一书的Chapter 10,Pages 266-269。
在本发明的第二种方法中，先进行一直到图4D的各种加工步骤。之后采用本领域中技术人员熟知的平面化工艺对图4D中所示的槽绝缘材料进行平面化，接下来采用含磷酸的热腐蚀工艺将第一个氮化物层去掉直到焊盘氧化物层处为止，从而形成如图5A所示的结构。然后，如图5B所示，在该结构被暴露出来的焊盘氧化物层上形成第二个氮化物层26，第二个氮化物层是采用本文前面描述过的类似的工艺技术形成的。本发明此方案中第二个氮化物层26的总厚度基本上与所希望的栅区的高度一致。那也就是说，新淀积的第二氮化物层26的厚度大约在5nm～200nm，更理想的情况是大约在10～150nm。
之后，按照图4F-4M的步骤对图5B所示的结构进行加工(注意，当采用第二种方法时，图4F-4M中的氮化物层16和26将只由新形成的第二个氮化物层组成)。
尽管已结合其优选方案对本发明进行了具体地展示和描述，但本领域中的技术人员都会明白，在不脱离本发明的精神和范围的情况下，仍可以从形式或内容上对上述部分或其它方面做出改动。因此可以说，本发明并不仅限于已作出描述和说明的确切的形式和内容，而是适合于增补的权力要求的整个范围。
权利要求
1．一种制造具有超晕(Super-Halo)搀杂分布的亚0.05μmMOSFET器件的方法，包括步骤(a)提供一个衬底表面上带有栅堆积物的结构，该栅堆积物包括至少一个形成于该衬底表面上的焊盘氧化物层，和形成于该焊盘氧化物层之上的第一个氮化物层；(b)在上述结构中形成至少一个隔离槽区，该至少一个隔离槽区被制作在上述栅堆积物和上述部分衬底中；(c)在上述至少一个隔离槽区内形成一个氧化物衬里；(d)将槽绝缘材料填充到上述至少一个隔离槽区内；(e)在上述衬底中形成阱注入区；(f)在上述栅堆积物的第一个氮化物层上形成第二个氮化物层，其中，第一个氮化物层和第二个氮化物层的总厚度基本上与接下来将在此处形成的栅区的厚度相同；(g)在上述第一个和第二个氮化物层中形成一个截止到焊盘氧化物层上的栅孔；(h)除去上述栅孔中的焊盘氧化物层从而暴露出部分上述衬底；(i)在上述栅孔中暴露出来的所说部分上述衬底上形成一个薄的氧化物层，该氧化物薄层的厚度为3nm或更少；(j)用多晶硅填充上述栅孔；(k)除去上述第一个和第二个氮化物层从而暴露出上述多晶硅的侧壁；(l)对上述多晶硅暴露出来的侧壁及其上表面进行氧化；(m)在上述多晶硅被氧化的侧壁上形成氮化物隔离层；(n)在上述衬底中形成源区和漏区，其中，该源区和漏区采用1000℃或更高的退火温度退火5秒钟或更长的时间激活；(o)除去上述氮化物隔离层；和(p)在衬底中形成源/漏扩展部分和晕(Halo)注入区，其中，该Halo注入区采用1000℃或更低的退火温度退火1秒钟或更短的时间激活；
2．在权力要求1的方法中，该衬底是从由Si,Ge,SiGe,GaAs,InAs,InP和多层半导体构成的一组材料中选出的一种半导体材料。
3．在权力要求2的方法中，该衬底是一个Si晶片或芯片。
4．在权力要求1的方法中，该焊盘氧化物层由热生长工艺或淀积工艺形成。
5．在权力要求4的方法中，该淀积工艺选自由化学汽相淀积(CVD)、掩膜辅助CVD、溅射和蒸发组成的一组工艺。
6．在权力要求1的方法中，该焊盘氧化物层由SiO2构成。
7．在权力要求1的方法中，该焊盘氧化物层具有从大约8nm到大约20nm的厚度。
8．在权力要求1的方法中，该栅堆积物氮化物层是由淀积工艺形成的，该淀积工艺选自由化学汽相淀积(CVD)、掩膜辅助CVD、溅射和蒸发组成的一组工艺。
9．在权力要求1的方法中，该栅堆积物的氮化物层由Si3N4构成。
10．在权力要求1的方法中，该栅堆积物的氮化物层具有从大约50nm到大约200nm的厚度。
11．在权力要求1的方法中，该隔离槽通过光刻和腐蚀形成。
12．在权力要求1的方法中，该氧化物衬里采用淀积工艺形成，该淀积工艺选自由淀积工艺形成的，该淀积工艺选自由化学汽相淀积(CVD)、掩膜辅助CVD、溅射和蒸发组成的一组工艺。
13．在权力要求1的方法中，步骤(d)包括淀积该槽绝缘材料和平面化。
14．在权力要求1的方法中，该槽绝缘材料是一种介质，该介质选自由四乙基原硅酸脂、SiO2和流动的氧化物构成的一组绝缘介质。
15．在权力要求1的方法中，步骤(e)包括离子注入和退火。
16．在权力要求1的方法中，第二个氮化物层由淀积工艺形成，该淀积工艺选自由化学汽相淀积(CVD)、掩膜辅助CVD、溅射和蒸发组成的一组工艺。
17．在权力要求1的方法中，该栅孔通过光刻和腐蚀形成于步骤(g)中。
18．在权力要求1的方法中，该焊盘氧化物层是通过汽相化学氧化去除工艺从该栅孔中除去的，其中该汽相化学氧化去除工艺中使用了HF和NH3的气体。
19．在权力要求1的方法中，该薄的氧化物由栅氧化工艺形成。
20．在权力要求1的方法中，步骤(j)包括淀积和平面化。
21．在权力要求1的方法中，该氮化物层是通过一种使用化学腐蚀剂的反向镶嵌腐蚀工艺除去的，该化学腐蚀剂在去除氧化物的过程中具有很高的选择性。
22．在权力要求1的方法中，该氮化物隔离层是由淀积工艺形成，该淀积工艺选自由化学汽相淀积(CVD)、掩膜辅助CVD、溅射和蒸发组成的一组工艺。
23．在权力要求1的方法中，该氮化物隔离层采用湿法腐蚀工艺去除。
24．权力要求1的方法还包括在该衬底中形成调整注入区，该调整注入区在步骤(g)和(h)之间形成。
25．在权力要求1的方法中，该源/漏扩展部分在步骤(l)和(m)之间形成，而不是在步骤(p)中形成。
26．一种制造具有超晕(Super-Halo)搀杂分布的亚0.05μmMOSFET器件的方法，包括步骤(a)提供一个衬底表面上带有栅堆积物的结构，该栅堆积物包括至少一个形成于该衬底表面上的焊盘氧化物层，和形成于该焊盘氧化物层之上的第一个氮化物层；(b)在上述结构中形成至少一个隔离槽区，该隔离槽区被制作在上述栅堆积物和上述部分衬底中；(c)在上述至少一个隔离槽区内形成一个氧化物衬里；(d)将槽绝缘材料填充到上述至少一个隔离槽区内；(e)在上述衬底中形成阱注入区；(f)对槽绝缘材料进行平面化；此处形成的栅区的厚度相同；(g)除掉上述第一个氮化物层直到上述焊盘氧化物层为止；(h)在上述焊盘氧化物层上形成第二个氮化物层，该第二个氮化物层具有的厚度基本上与接下来将在此处形成的栅区的厚度相同；(i)在上述第二个氮化物层中形成一个截止到上述焊盘氧化物层位置的栅孔；(j)除去上述栅孔中的焊盘氧化物层从而暴露出部分上述衬底；(k)在上述栅孔中暴露出来的部分上述衬底上形成一个薄的氧化物层，该氧化物薄层的厚度为3nm或更少；(l)用多晶硅填充上述栅孔；(m)去除上述第二个氮化物层从而暴露出上述多晶硅的侧壁；(n)对上述多晶硅暴露出来的侧壁及其上表面进行氧化；(o)在上述多晶硅被氧化的侧壁上形成氮化物隔离层；(p)在上述衬底中形成源区和漏区，其中，该源区和漏区采用1000℃或更高的退火温度退火5秒钟或更长的时间激活；(q)除去上述氮化物隔离层；和(r)在衬底中形成源/漏扩展部分和Halo注入区，其中，该Halo注入区采用1000℃或更低的退火温度退火1秒钟或更短的时间激活；
27．在权力要求26的方法中，该源/漏扩展部分是在步骤(n)-(o)之间形成的，而不是在步骤(r)中形成的。
全文摘要
提供了多种用于制造具有Super－Halo搀杂分布从而可提供良好短沟道特性的亚0.05μm MOSFET器件的技术。该技术通过镶栅工艺获得了源/漏区上的氧化物厚度与栅氧化物厚度无关的MOSFET结构,并通过可处理的隔离层技术形成了Super－Halo搀杂分布。
文档编号H01L29/423GK1319884SQ0012948
公开日2001年10月31日 申请日期2000年12月29日 优先权日2000年1月21日
发明者D·C·博德, H·I·哈纳菲, W·C·纳茨勒 申请人:国际商业机器公司