专利名称：减少隔离元件对于主动区域的应力与侵蚀效应的方法
技术领域：
本发明有关一种形成隔离元件的方法，特别是一种形成浅沟槽隔离元件的方法，用以减少对主动区域的应力效应及侵蚀。
背景技术：
在集成电路制程中使用浅沟槽隔离(shallow-trench isolation)技术来隔离元件是常用的做法。一般而言，在一半导体底材上使用氮化硅作为遮罩，使用非等向性蚀刻制程来形成陡峭的沟槽。接着，以氧化物填满沟槽以形成浅沟槽隔离元件，其表面是与底材的表面具有同一水平高度。
图1A至图1D为传统方法形成浅沟槽隔离的剖面示意图。参照图1A所示，在硅底材110上形成一垫氧化层(pad oxide layer)122以保护硅底材110，此垫氧化层122在形成闸氧化层之前被移除。接着，以化学气相沉积法在垫氧化层122上形成一氮化硅层124。接着，以一具有图案的光阻层128作为遮罩在硅底材110上进行蚀刻程序以在硅底材110上形成若干沟槽结构130，在蚀刻后移除光阻层128。
参照图1B，以热氧化的方法在沟槽结构130的侧壁上形成侧壁氧化层131，接着，在硅底材110的表面及沟槽结构130中填上一氧化硅层132。
参照图1C，在密质化过程(densification process)，例如湿氧侧壁再氧化以形成浅沟槽隔离元件134后，以化学机械研磨方法移除在氮化硅层124上的氧化硅层132。
参照图1D，利用热磷酸剥除氮化硅层124。
然而，将上述的传统方法应用到较高集成电路制造，例如0.25微米制程时，应力是一考虑的因素。举例来说，湿氧侧壁在氧化方法可能对元件的主动区域造成应力损害及侵蚀，进而导致电流的降低及可靠度的劣化。
发明内容
本发明提供一种在形成浅沟槽隔离元件过程中降低隔离元件对主动区域的应力效应和侵蚀效应的方法。
为实现上述目的，根据本发明一方面的一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其特点是，所述方法包括提供一半导体底材，所述半导体底材具有至少一沟槽结构于其上；以一绝缘材料填满所述沟槽结构以形成所述隔离元件；及干氧化处理所述隔离元件，借以减缓所述隔离元件的所述侧壁的氧化速率。
为实现上述目的，根据本发明另一方面的一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其特点是，所述方法包括提供一半导体底材；形成至少一沟槽结构于所述半导体底材上，所述沟槽结构并介于所述主动区域之间；第一氧化处理所述沟槽结构；沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及第二氧化处理所述隔离元件，所述第二氧化处理是于包含氮气的一环境中进行，借以减少所述隔离元件于所述主动区域的应力效应。
为实现上述目的，根据本发明又一方面的一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其特点是，所述方法包括提供一硅底材；形成至少一沟槽结构于所述硅底材上，并介于所述主动区域之间，所述沟槽结构具有一侧壁；氧化处理所述侧壁；沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及再氧化处理所述侧壁，所述再氧化处理是于包含氮气的一环境中进行。
采用本发明的上述方案，可以减缓隔离元件的所述侧壁的氧化速率进而可以减少隔离元件对于邻近的主动区域的应力与侵蚀效应。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
图1A至图1D为以传统方法形成浅沟槽隔离元件的一连串剖面示意图；及图2A至图2E为以本发明方法形成浅沟槽隔离元件的一连串剖面示意图。
具体实施例方式
本发明的半导体设计可被广泛地应用到许多半导体设计中，并且可利用许多不同的半导体材料制作，当本发明以一较佳实施例来说明本发明方法时，熟悉本领域的人士应理解到许多的步骤可以改变，材料及杂质也可替换，这些一般的替换无疑地也不脱离本发明的精神及范畴。
其次，本发明用示意图详细描述如下，在详述本发明实施例时，表示半导体结构的剖面图并未按比例而进行局部放大以利说明。此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
在此实施例中，揭示一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其至少包括提供一半导体底材；形成至少一沟槽结构于半导体底材上，并介于主动区域之间；第一氧化处理沟槽结构；沉积一绝缘层于沟槽结构中以形成隔离元件；及第二氧化处理隔离元件，第二氧化处理系于包含氮气的一环境中进行，借以减少隔离元件于所述主动区域的应力及侵蚀效应。
本发明的一实施例参照图2A至图2E。首先根据图2A，提供一半导体底材10，例如硅底材，于其上形成一垫氧化层22以保护半导体底材10。利用化学气相沉积的方法在垫氧化层22上形成一氮化硅层24。在氮化硅层24上形成一具有图案的光阻层28以作为遮罩。
接着，参照图2B，对氮化硅层24、垫氧化层22及半导体底材10进行蚀刻步骤以在半导体底材上形成一沟槽结构30。光阻层28于蚀刻步骤完成后移除。
参照图2C，以热氧化过程在沟槽结构30的侧壁上形成一侧壁氧化层31。接着，参照图2D，一氧化硅层32填入沟槽结构30及氮化硅层24上。然后参照图2E，为本发明的关键步骤，以干氧侧壁再氧化的方法取代传统的湿氧方法进行氧化硅层32的密质化过程。在干氧侧壁再氧化的方法中使用氮气取代氢气，这样可降低沟槽结构侧壁再氧化的速率。再氧化速率的迟缓可以减少不希望的氧化层的成长厚度，这些不希望的氧化层可能造成主动区域的侵蚀及应力效应。接着，在密质化过程后以化学机械研磨方法进行氧化硅层32的平坦化，由此变形成浅沟槽隔离元件34。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的申请专利范围内。
权利要求
1.一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其特征在于，所述方法包括提供一半导体底材，所述半导体底材具有至少一沟槽结构于其上；以一绝缘材料填满所述沟槽结构以形成所述隔离元件；及干氧化处理所述隔离元件，借以减缓所述隔离元件的所述侧壁的氧化速率。
2.如权利要求1所述的方法，其特征在于，所述的绝缘材料至少包括氧化硅。
3.如权利要求1所述的方法，其特征在于，所述的干氧化处理于包含氮气的一环境中进行。
4.一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其特征在于，所述方法包括提供一半导体底材；形成至少一沟槽结构于所述半导体底材上，所述沟槽结构并介于所述主动区域之间；第一氧化处理所述沟槽结构；沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及第二氧化处理所述隔离元件，所述第二氧化处理是于包含氮气的一环境中进行，借以减少所述隔离元件于所述主动区域的应力效应。
5.如权利要求4所述的方法，其特征在于，所述的绝缘层至少包括一氧化硅层。
6.一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，其特征在于，所述方法包括提供一硅底材；形成至少一沟槽结构于所述硅底材上，并介于所述主动区域之间，所述沟槽结构具有一侧壁；氧化处理所述侧壁；沉积一绝缘层于所述沟槽结构中以形成所述隔离元件；及再氧化处理所述侧壁，所述再氧化处理是于包含氮气的一环境中进行。
7.如权利要求6所述的方法，其特征在于，所述的形成步骤至少包括形成一垫氧化层于所述硅底材上；形成一介电层于所述垫氧化层上；形成一光阻层于所述介电层上，所述光阻层暴露所述介电层的一部份用以形成所述沟槽结构处；移除所述垫氧化层与所述介电层的所述部份以暴露出所述硅底材的所述部份；及蚀刻暴露出的所述硅底材以形成所述沟槽结构。
8.如权利要求7所述的方法，其特征在于，所述的介电层至少包括一氮化硅层。
9.如权利要求6所述的方法，其特征在于，所述的绝缘层至少包括一氧化硅层。
全文摘要
本发明提供一种减少隔离元件对于主动区域的应力与侵蚀效应的方法，所述方法包括提供一半导体底材，所述半导体底材具有至少一沟槽结构于其上；以一绝缘材料填满所述沟槽结构以形成所述隔离元件；及干氧化处理所述隔离元件，借以减缓所述隔离元件的所述侧壁的氧化速率。由于侧壁的氧化速率被减缓，由此可以减少隔离元件对于邻近的主动区域的应力与侵蚀效应。
文档编号H01L21/76GK1400649SQ01124980
公开日2003年3月5日 申请日期2001年8月8日 优先权日2001年8月8日
发明者许淑雅 申请人:旺宏电子股份有限公司