专利名称：制备功率整流器装置以改变操作参数的方法及其制得的装置的制作方法
相关的申请案此案为正在申请中的申请号为09/283,537案的部分延续案；09/283,537于1999年4月1日申请，发明名称为“功率整流器装置”，在此引用其做为参考。
背景技术：
一般而言，本发明涉及功率半导体装置；具体而言，本发明涉及功率半导体整流器装置及制造该装置的方法。
功率半导体整流器具有不同的应用，包括用于电源供应及功率转换器。迄今为止，在这些应用中均使用Schottky二极管。Schottky二极管的特点是接通电压低、切断快速，而当二极管为反向偏压时则为非导电性。但是，为了产生Schottky二极管，必须形成金属一硅势垒(barrier)。为了获得适当的Schottky二极管特性，该势垒金属可能与其它制备步骤中所用的金属不同，例如金属欧姆接点。而且，Schottkv二极管整流器具有如高漏电流及反向功率消散等问题。同时，在电源供应的应用中，这些问题会随着温度的增加而带来可靠性问题。因此，使用Schottky势垒二极管的电压转换器的设计，在许多应用场合下会给设计者带来问题。
已知有一种半导体功率整流器装置，其并不使用Schottky势垒。美国专利5,818,084中的
图1即为这样的装置，其包括MOSFET晶体管，通常在10具有与栅极14短路的源极/漏极12。寄生二极管16(parasitic diode)是从源极/漏极12连接到漏极/源极16。该发明公开了使用沟渠(trench)来容纳栅极。
前述的共同提出的申请号为09/283,537的申请中，公开了一种垂直半导体功率整流器装置，其使用大量的并联单元，每个单元包括一MOSFET结构，并通过通常的敷金属(metallization)而具有栅极到漏极的短路。这提供了由该MOSFET单元的通道区域至该装置另一侧源极区域的低Vf路径。制造该整流器装置的方法具有以较低的成本来产生高重复性的装置的特性。该装置的主动通道区域是采用双间隔层、双植入、自准直的制备方法中的基座(pedestal)来界定的。该通道尺寸及掺杂特性可以精确地控制，尽管制备方法中存在不可避免的变化及形成空间侧壁(spatial sidewall)。
本发明是关于制造半导体功率整流器装置的改进的方法及所得到的结构。如此处所使用的术语“源极/漏极”，包括根据装置连接的源极或漏极。
发明概述本发明提供了一种半导体功率整流器装置，其中半导体基板做为该装置的源极/漏极(例如该漏极)，多个源极/漏极(如源极)以及多个栅电极在该基板的主要表面上，所述的源极/漏极与栅电极位在一导环中，并视需要在所述的主要表面中设有导电拴塞。
在优选的具体实施方式
中，该半导体整流器装置是使用常规的半导体制备方法来制造，包括光致抗蚀剂掩模、等离子体蚀刻及离子植入，来形成该导环，导电栓塞、源极/漏极区域及栅电极覆盖装置通道区域。根据本发明的一个特征，用于界定该装置的栅氧化物及栅极的光致抗蚀剂掩模，其为各向同性地或另经过蚀刻来暴露该栅电极的周边部份，并透过所植入的离子来在主体区域中产生通道区域，且由该栅电极来进行控制。
根据本发明的另一个特征，其提供一多重植入方法，在该装置表面中源极/漏极(如源极)区域的周围产生一洞穴(pocket)，并形成在该栅电极之下的主体区域中的通道区域，其可允许受控的装置参数变化。
根据本发明的一具体实施方式
，源极/漏极区域是由一掺杂的多晶硅层向外扩散掺杂物所形成，其用来内连接该导环、导电栓塞及栅电极。
结合附图，从下述的详细说明及权利要求书，可以更为了解本发明及其目的及特征。
附图简单说明图1所示为目前本发明所应用的一功率整流器装置的电路图。
图2A-2J所示为根据本发明的一优选的具体实施方式
制造一功率整流器装置步骤的截面图。
图3为图2J完成的装置的平面图。
具体实施例方式
的说明图2A-2J为根据本发明的一优选的具体实施方式
来制造一功率整流器装置步骤的截面图。所得到的结构具有图1所示的架构，其包括多个整流器元件，或分散在由一导环所界定的一半导体主体的装置区域中的装置单元。制造根据本发明的半导体整流器装置的步骤，及使用标准半导体处理技术。
在图2A中，提供包括一N+基板20的半导体主体，其上形成一一N-半导体层22，其电阻率大小为0.1-10ohm cm。场氧化物24成长或沉积在叠层22的表面上，厚度为300-1000nm。然后，如图2B所示，一光致抗蚀剂图形藉由光致抗蚀剂掩模26及蚀刻技术，在场氧化物24上选择性地形成，而一P型掺杂物，例如硼，则接着植入在通过该光致抗蚀剂的开口中。该硼可在移除光致抗蚀剂之前或之后来植入，如图2C所示，硼驱入形成深的P区域，从而形成一环形导环28，其可界定在叠层22中的装置区域，并视需要，也可界定在该装置区域内一个或多个P型掺杂导电栓塞30。栓塞30并非装置所必须，特别是对于小面积的整流器装置，其中只要该导环就足够了。该P型掺杂区域的掺杂物浓度的大小约为E11-E14/cm2。然后即在P型掺杂区域的表面上制成第二BF2，其对于高表面浓度(E12-E15/cm2)可形成良好的欧姆接点，然后该BF被快速热退火所活化。
接下来，如图2D所示，构成一光致抗蚀剂图形32来覆盖该装置区域之外的区域，然後在该装置区域中的场氧化物24即由如图2E所示的蚀刻来移除。然后，如图2F所示，除掉光致抗蚀剂32，并在该装置区域中的表面上成长出厚度为5-50nm的栅氧化物34，接下来，藉由在原处(in situ)掺杂或以其后的植入掺杂的方式，在栅氧化物34上沉积10-80nm的多晶硅层36。该多晶硅层是任选的，如果制造一金属栅MOS结构即不需要。然后在该P型掺杂区域28，30之间的装置区域上形成一光致抗蚀剂图形38，以形成MOS晶体管元件。
在图2G中，暴露的多晶硅36及栅氧化物34是使用光致抗蚀剂掩模38来蚀刻除掉，并在光致抗蚀剂掩模38之下留下栅氧化物34及掺杂多晶硅栅36。然后N型掺杂物，例如砷，植入在足够浓度(Ell-E14/cm2)的暴露的半导体表面中40，以形成一良好的欧姆接点。但是，砷必须比图2C的BF2植入量要小一个数量级，使得在所述导环及栓塞区域中的净表面浓度仍为P+，其值足够高到形成一良好的P型欧姆接点。在植入砷后，任选地按图2H所示进行深硼植入，并在环绕N+砷区域40周围产生深硼洞穴42。对于低电压装置的应用场合，并不需要深的硼植入步骤。深硼植入42可在砷植入之前进行。
然后，如图2I所示，采用如氧气等离子体等向蚀刻等除掉约10-400nm的光致抗蚀剂掩模38，在多晶硅栅36暴露出环状部份，然后在栅接点36之下、邻接N+源极/漏极区域40处进行浅硼植入，形成P一型主体区域44。浅硼植入产生主体区域44，并为通道区域提供所需要的阈值电压调节。主体区域44及洞穴42邻接导环28或拴塞30。
请参考图2J，除掉光致抗蚀剂38，并使用快速热退火来活化所有的植人物。然后，在所述装置区域的表面上形成一上电极48，并电气式地内连接导环28、栓塞30、源极/漏极(例如源极)40及栅极36。连接在基板20上的下电极50，可以与上电极48同时形成，或分别形成；上电极及下电极的材料可以为Ti、TiN、Ni、Ag、Au、Cu或其组合，或其它适当的金属。另外，上电极可包括一掺杂的多晶硅，其通过在所述多晶硅上的金属接点连接在装置区域。在另一具体实施方式
中，源极/漏极区域40可藉由掺杂的多晶硅层向外扩散来形成，该掺杂的多晶硅层也可做为栅极接点36。
所得到的装置为一垂直的双终端结构，其具有多个分散在该导环中的装置区域内的通道元件。该P型掺杂栓塞与主体区域42、导环28及N-外延(N-epitaxial)晶层22，形成了如图1所示的寄生二极管16。由于装置单元的设计，可制造许多不同的装置，其电流容量从小于1A到大于1000A，并具有相同的高的产率。因此，正向电压可由小于0.1V开始变化，直到所需要的值，而可由此来调整其漏电流。反向偏压击穿电压也可从最低的1V起到数百伏特之间进行调整。在一具体实施方式
中，正向电压Vf为0.40V，反向电压Vr为45V，正向电流密度为350A/cm2，反向电流密度为4E(-3)A/cm2。因此，65平方密耳(mil)的芯片能够承载8A的电流，其室温下漏电流为0.1mA，0.40Vf的击穿电压为45V。该制备方法提供了装置参数的均匀性及可控制性，具有高产率，并提供非常大区域装置的生产能力。
图3为该半导体整流器装置的平面图，其中显示了导环28、栓塞30、具有源极/漏极40的装置单元和上电极48，并且在半导体芯片60之内还包括基板20及层22。该装置单元的形状可为方形、圆形、长条形或其它方便的形状。
尽管本发明是根据特定具体实施方式
来加以说明的，但这种说明是进行例证说明的，并不构本发明的限制。对于本领域的熟练人员，可以在不背离由所附权利要求书所定义的真实精神及范围之下，进行不同的改进及应用。
权利要求
1.一种制造半导体整流器装置的方法，包括以下步骤a)提供第一导电形式并具有相对的主要表面的半导体基板，b)选择性地以具有第二导电形式的掺杂物掺杂一第一主要表面中的区域，以形成环绕一装置区域的第二导电形式的导环，c)在该装置区域上形成氧化硅层，d)在该氧化硅层上形成掺杂的多晶硅层，e)选择性地在该掺杂的多晶硅层的区域上形成掺杂物掩模材料，该多晶硅层的区域中形成有装置通道区域，f)自该装置区域中除掉暴露的掺杂多晶硅层及其底下的氧化硅层，藉此形成覆盖了在该掺杂掩模之下的栅极氧化硅的栅电极，g)以第一导电形式的掺杂物来掺杂暴露的第一主要表面，藉以形成源极/漏极区域，该掺杂物不足以将导环转换成第一导电形式，h)蚀刻该掺杂物掩模以暴露所述栅电极的周边部份，i)以第二导电形式的掺杂物来掺杂位在所述栅电极的暴露的周边部份之下的主要表面，以形成第二导电形式的主体区域和邻接源极/漏极区域的通道区域，j)在所述第一主要表面上形成第一电极，其内连接于所述导环、栅极和源极/漏极区域，以及k)在接触所述基板的第二主要表面上形成第二电极。
2.如权利要求1所述的方法，其中步骤b)包括第二导电形式的掺杂物的热驱入(drive-in)。
3.如权利要求2所述的方法，其中进一步包括以第二导电形式的掺杂物来掺杂所述导环的表面，以增加该表面掺杂物的浓度。
4.如权利要求1所述的方法，其中步骤j)包括在所述第一主要表面上形成掺杂的多晶硅层。
5.如权利要求4所述的方法，其中步骤g)是在步骤j)中由所述掺杂的多晶硅层向外扩散掺杂物至所述第一主要表面中，而在所述栅电极与所述导环之间形成源极/漏极区域。
6.如权利要求1所述的方法，其中在步骤h)之前，所述第一主要表面是以第二导电形式的掺杂物进行掺杂，以产生环绕所述源极/漏极区域的掺杂洞穴，用以增加逆向偏压击穿电压。
7.如权利要求1所述的方法，其中步骤e)形成光致抗蚀剂掺杂物掩模。
8.如权利要求7所述的方法，其中步骤h)是以氧气等离子体蚀刻来等向地蚀刻所述光致抗蚀剂。
9.如权利要求1所述的方法，其中所有的掺杂步骤皆以离子植入及热驱入来完成。
10.如权利要求9所述的方法，其中所述的第一导电形式为N型，所述的第二导电型式为P型。
11.如权利要求10所述的方法，其中所述P型掺杂物包括硼，所述N型掺杂物包括砷。
12.如权利要求1所述的方法，其中步骤b)包括使用光致抗蚀剂掩模。
13.如权利要求1所述的方法，其中步骤a)包括提供半导体基板，该基板包括成长在底部主体上的外延晶层。
14.如权利要求1所述的方法，其中步骤b)包括在所述第二导电形式的装置区域内形成至少一个掺杂的栓塞。
15.一种由权利要求1所定义的方法制成的半导体整流装置。
16.一种制造半导体整流装置的方法，包括以下步骤a)提供第一导电形式的半导体基板，并具有相对的主要表面，b)选择性地以具有第二导电形式的掺杂物掺杂第一主要表面中的区域，在环绕的装置区域内形成第二导电形式的导环和在第二导电形式的装置区域内的至少一个拴塞，c)在所述装置区域上形成氧化硅层，d)在所述氧化硅层的区域上选择性地形成掺杂物掩模材料，该氧化硅层的区域中形成装置通道区域，e)除掉暴露的氧化硅层，形成栅氧化硅层，f)以第一导电形式的掺杂物来掺杂未被掺杂物掩模覆盖的暴露的第一主要表面，栅氧化硅、导环及拴塞之间形成源极/漏极区域，g)蚀刻所述掺杂物掩模，暴露所述栅氧化物的周边部份，h)以第二导电形式的掺杂物来掺杂位在所述栅氧化物的暴露的周边部份之下的主要表面，以形成第二导电形式的主体区域和邻接源极/漏极区域的通道区域，i)在所述第一主要表面上形成第一电极，其内连接所述导环、掺杂插塞、源极/漏极区域，并在所述栅氧化硅上形成栅电极，以及j)在接触所述半导体基板的第二主要表面上形成第二电极，。
17.一种由权利要求16所定义的方法制成的半导体整流装置。
18.一种半导体整流装置，包括a)一导电形式的基板，并做为第一源极/漏极，b)形成在该基板的第一表面中的相反导电形式的导环，c)在所述导环内第一表面上覆盖栅氧化物的多个栅电极，d)多个第二源极/漏极(例如漏极)，并邻接所述导环，e)位于所述栅电极、栅氧化物并邻接所述多个源极/漏极的周边区域之下的多个主体区域及通道区域，，f)在所述第一表面上的第一电极，其接触所述导环、第二源极/漏极及栅电极，以及g)接触所述基板的第二电极。
19.如权利要求18所述的装置，其中所述第一电极做为所述多个栅电极。
20.如权利要求19所述的半导体整流装置，其中所述第一电极包括掺杂的多晶硅。
21.如权利要求20所述的装置，其中所述第二源极/漏极元件是由所述掺杂的多晶硅向外扩散掺杂物所形成的。
22.如权利要求18所述的装置，其中所述第一电极及第二电极包含金属。
23.如权利要求22所述的装置，其中所述金属选自于Ti、TiN、Ni、Ag、Au、Cu及其混合物。
24.如权利要求18所述的装置，其进一步包括至少一个相反导电形式的导电拴塞，其是形成在所述基板的所述第一表面中，并在所述导环内。
全文摘要
本发明涉及一种半导体整流装置(图1),其可模拟一低正向电压降萧特基(Schottky)二极管的特性,且其能够具有由小于1A到大于1000A并具有可调整的击穿电压的电流的电气特性。该制备方法具有操作参数均匀性及可控制性、高良率以及可任选形成多个导电栓塞(130)的区域。在导环及导电栓塞之间为多个源极/漏极(40)、栅极(36)及通道元件(40),其可配合底层的基板作用来形成MOS晶体管。通道区域是藉由栅氧化物(及栅电极)的光致抗蚀剂掩模所界定的,并经由暴露的栅极以植入离子来形成该通道区域。该源极/漏极(例如源极)可藉由离子植入或来自掺杂的多晶硅层的向外扩散而形成。
文档编号H01L21/336GK1366710SQ01800833
公开日2002年8月28日 申请日期2001年3月15日 优先权日2000年4月6日
发明者张崇健, 陈耿川, 薛永蔚, 弗拉基米尔·罗多夫 申请人:Apd半导体公司