专利名称：半导体构装与其制造方法
技术领域：
本发明有关半导体构装与其制造方法，特别是有关于覆晶球栅阵列型式结构与其制程方法。
(2)背景技术在构装制程、尤其是高脚数集成电路或是小面积低脚数集成电路的覆晶球栅阵列构装制程中，必须将芯片上的输出/入端焊垫，通过重新分布制程(redistribution process)将其重新排列成阵列形式(array)，然后再形成UBM(Under Bumping Metallization)金属层与锡铅凸块(solder bumper)。由于一般印刷电路板(Print Circuit Board，PCB)在制程布局上无法配合高密度输出/入接脚的集成电路，因此需先将覆晶芯片先接合于高密度的基板(Build-Upsubstrate)，再通过高密度基板将芯片输出/入接脚转换扩散(fan-out)成面积与间距较大的分布。
由于覆晶芯片上锡铅凸块体积较小，与高密度基板的热膨胀系数差距过大，因此在制程上需以环氧底胶(underfill)填充芯片、基板与凸块间，以增加可靠度，然而此制程相当耗时，且增加成本。
(3)发明内容本发明的主要目的在于提供一种半导体构装与其制造方法，可不需要额外高成本的高密度基板展开接脚与相关制程。
本发明的另一目的在于提供一种新型覆晶球栅阵列型式结构与其制程方法，可简化一般传统覆晶球栅阵列型式制程上所需的焊点重新分布与凸块制程，可将其整合至高密度基板的接脚间距扩散制程中。
本发明的又一目的在于提供一种可靠度提高的新型半导体构装结构与其制造方法，可有效避免将芯片与电路板直接接合，从而可达到最小厚度的构装与散热性的需求。
根据以上所述的目的，本发明提供一种半导体构装元件，包括一于一载板上的凹槽(cavity)或沟槽(slot)；至少一具有背面(back surface)及包括第一焊垫(bondingpads)的主动面(active surface)的芯片，此芯片固定于凹槽中，并暴露出其主动面；一于载板与主动面上的第一绝缘层，它包括穿透其中并连接第一焊垫的第一穿接导体；一于第一绝缘层上的多层结构，它包含于其中的若干布局导线、第二穿接导体，及至少一于其上的第二绝缘层，并暴露出于多层结构上的若干锡球焊垫(ball pad)与覆晶焊垫；其中布局导线、第二穿接导体、覆晶焊垫及锡球焊垫与第一穿接导体有电性上的连接；第一锡球(solderball)固定于锡球焊垫上，及至少另一芯片通过第二锡球固定于覆晶焊垫上。
上述的架构可整合一般覆晶构装制程中的重新分布与接脚间距扩散(fan-out)制程，从而简化覆晶球栅阵列现有制程。
为进一步说明本发明的目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)
图1为本发明的制造流程示意图。
图2为本发明的芯片与载板相关位置的正面示意图芯片。
图3是沿图2中的2A-2A剖线所取的本发明芯片封装的若干剖面示意图。
图4是沿图2中2A-2A剖线所取的本发明芯片封装的另一剖面示意图。
图5是沿图2中2A-2A剖线所取的本发明芯片封装的又一剖面示意图。
图6是沿图2中2A-2A剖线所取的本发明芯片封装的又一剖面示意图。
图7是沿图2中3A-3A剖线所取的本发明的芯片封装的剖面示意图。
(5)具体实施方式
当本发明以如下的实施例详细描述时，熟悉此领域的人士应有所认知本发明在不脱离所提出的权利要求范围的前提下允许有若干的修正与替换。所揭示的结构或方法并不仅局限于特定的封装元件，还包括其他同等的半导体封装元件，而图示的仅用来加以说明较佳实施例，而非加以限制本发明范围。
本发明的半导体封装元件的不同部分并没有依照尺寸绘制。某些尺寸与其他相关尺寸相比已经被夸张，以提供更清楚的描述和本发明的理解。另外，虽然在这里所示出的实施例是以具有宽度与深度在不同阶段的二维中显示，应该很清楚地了解到所显示的区域只是封装元件的一部份，其中可能包含许多在三维空间中排列的元件。相对地，在制造实际的元件时，图示的区域具有三维的长度，宽度与高度。
本发明的半导体构装元件，包括于一载板上的一凹槽(cavity)或沟槽(slot)；至少一具有背面(back surface)及包括第一焊垫(bondingpads)的主动面(active surface)的芯片，此芯片固定于凹槽中，并暴露出其主动面；一于载板与主动面上的第一绝缘层，它包括穿透其中并连接第一焊垫的第一穿接导体；一于第一绝缘层上的多层结构，它包含于其中的若干布局导线、第二穿接导体，及于其上的至少一第二绝缘层，它暴露出于多层结构上的若干锡球焊垫(ball pad)与覆晶焊垫。其中布局导线、第二穿接导体、覆晶焊垫及锡球焊垫与第一穿接导体有电性上的连接。第一锡球(solder ball)固定于锡球焊垫上，及至少另一芯片通过第二锡球固定于覆晶焊垫上。这样的架构可整合一般覆晶构装制程中的重新分布与接脚间距扩散(fan-out)制程，从而简化了覆晶球栅阵列现有制程。
图1为一说明本发明的制造流程的流程示意图。本发明的一较佳实施例为覆晶球栅阵列构装的制造方法。首先，研磨晶片至一所需的厚度后，将晶片上的芯片切割下来(步骤50)。提供一具有若干凹槽或沟槽的载板，将切割后的芯片置入载板的沟槽中(步骤51)，其中芯片的主动面朝上，背面与侧壁以一粘着剂固定于沟槽中。而载板的材料可以是硅晶片(silicon)、陶瓷(ceramic)、玻璃(glass)或是有机材料基板(organic substrate，e.g.BT)等等。接着，在芯片的主动面与载板表面涂覆一绝缘材料(步骤52)，并暴露出芯片主动面周边上的焊垫。绝缘材料的涂覆可利用类似半导体薄膜制程来完成，其主要目的是保护与平坦化芯片与载板表面。其次，于绝缘层中制作第一穿接导体(步骤53)，这些第一穿接导体与芯片的焊垫位置一致。
之后，于绝缘层上制作多层电路与第二穿接导体的布局(步骤54)，其中的多层电路可使第一穿接导体与第二穿接导体有电性上的连接。接着重新分布焊垫(步骤55)，此些重新分布的焊垫与第二穿接导体的位置一致，排列至载板表面形成间距较大的阵列形式。此一步骤可利用一般制程中的重新分布与UBM制程来完成；即利用已预布电路线路与穿接导体的单/多层板，其中穿接导体即与芯片主动面上的焊垫相连接；将此单/多层板与覆盖绝缘材料的芯片主动面相粘接，最后再于多层板上覆盖一层绝缘层，并暴露出穿接导体的焊垫。其次，以覆晶技术于上述架构上堆叠一或多片尺寸相同或相异的芯片(步骤56)。接着，切割构装后的芯片与载板，将锡球植入预定的位置(即第二穿接导体与重新分布焊垫的位置)，回焊(reflow)后切割构装后的芯片与载板，即完成构装程序(步骤57)。锡球植入的步骤可利用一般BGA植球的设备即可完成。另外，亦可视需要先将芯片与载板研磨至所需的薄形构装厚度。
图2为一正面示意图用以说明本发明的芯片与载板相关位置。如图2所示，载板11上有许多的凹槽10(cavity或是沟槽slot)，每一个凹槽10的大小足以容纳一个芯片。利用粘着剂将芯片的背面固定于凹槽底部，而芯片的侧壁亦利用粘着剂固定于凹槽的侧壁。
图3至图5说明本发明以图2中2A-2A剖线的芯片封装的若干剖面示意图。如图3所示为锡球分布于芯片周边载板的位置上。将芯片20放置于载板11中，并以粘着剂19固定后，于芯片的主动面30与载板表面先形成一绝缘层14，并暴露出主动面30上的芯片焊垫21；而在绝缘层14中则具有穿接导体22与焊垫21连接。接着，在绝缘层14上形成一具有线路布局23(与穿接导体22相连接)的多层板15后，再于多层板15上覆盖一绝缘层16，只暴露出连接穿接导体的焊垫18与覆晶焊垫43。要说明的是，焊垫18或是覆晶焊垫43皆可分布于载板11的下方或是芯片20的下方。
其次，将一或多个芯片40以一般覆晶的技术与上述结构进行堆叠，通过芯片40的焊垫41及锡球42，与覆晶焊垫43粘着，再将锡球17固定于的覆晶焊垫43上。其中芯片40的尺寸可与芯片20相同或相异；而锡球17的垂直高度需大于芯片40与焊垫41、锡球43等的高度总和。
图4与图3相似，其中的载板13厚度与芯片20大约相等，即芯片20的背面31暴露出来，而以芯片侧壁与载板13固定粘着，而芯片40则位于载板13的下方。
参照图5所示，其中除了芯片20的背面31在载板11的凹槽内，载板11利用一般有机材料制成，使得载板11亦可具有预布线路26与锡球焊垫24(暴露于绝缘层25之上)，而芯片20的主动面30得通过多层板15的线路23、绝缘层中的穿接导体22与载板11的预布线路26与锡球焊垫24相连。锡球17则固定于载板11的焊垫24上。其次，绝缘层16上则有连接穿接导体的覆晶焊垫43，它用以与芯片40的锡球42连接，而芯片40的锡球42则是固定于芯片40的焊垫41上。
图6亦为本发明以图2中2A-2A剖线的芯片封装的剖面示意图。其中除了芯片20的厚度与载板13的厚度大约相等，载板13利用一般有机材料制成，使得载板13亦可具有预布线路26与锡球焊垫24，而芯片20的主动面30得通过多层板15的线路23与载板13的焊垫24相连。锡球17则固定于芯片20的背面31的四周载板13的焊垫24上。而两个芯片40则通过本身的焊垫41固定锡球42，锡球42再固定于绝缘层16上的覆晶焊垫43。
图7则本发明以图2中3A-3A剖线的芯片封装的剖面示意图。在本实施例中，载板13的厚度与芯片20大约相等，两个芯片20以侧壁固定于载板13的侧壁，并暴露出各自的背面31。本实施例的优点之一在于，两芯片20之间可通过多层板15的预布线路23而有电性上的连接(图上未示出)；而芯片40则通过线路23与芯片20相连接。要特别说明的是，本实施例中的载板13亦可利用有机材料制作并预布线路，则锡球17可分布于芯片20的背面31相同侧的载板13表面上。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
权利要求
1.一种半导体构装元件，其特征在于，包括于该载板上的至少一凹槽；至少一第一芯片，该第一芯片具有一背面及包括数个第一焊垫的一主动面，该第一芯片固定于该凹槽中，并暴露出该主动面；一于该载板与该主动面上的第一绝缘层，数个第一穿接导体穿透该第一绝缘层并连接该第一焊垫；一于该第一绝缘层上的多层结构，该多层结构包含数条布局导线、数个第二穿接导体、数个与该第二穿接导体各别连接的锡球焊垫与覆晶焊垫，及至少一第二绝缘层，并暴露出于该多层结构上的该锡球焊垫与覆晶焊垫，其中该布局导线、该第二穿接导体、该覆晶焊垫及该锡球焊垫与该第一穿接导体有电性上的连接；数个第一锡球固定于该锡球焊垫上；及至少一第二芯片固定于该覆晶焊垫上。
2.如权利要求1所述的半导体构装元件，其特征在于，所述载板的材料选自于硅晶片基板、陶瓷基板、玻璃基板、有机材料基板或上述组合物之一。
3.如权利要求1所述的半导体构装元件，其特征在于，所述载板选自于具有一电路布局的陶瓷基板、有机材料基板或上述组合物之一。
4.如权利要求1所述的半导体构装元件，其特征在于，所述锡球焊垫位于下述位置之一该第一芯片上方、该第一芯片上方的周围或上述的组合。
5.如权利要求1所述的半导体构装元件，其特征在于，所述覆晶焊垫分布于下述位置之一该第一芯片上方、该第一芯片上方的周围或上述的组合。
6.如权利要求1所述的半导体构装元件，其特征在于，所述第一锡球的高度高于该第二锡球与该第二芯片的总和高度。
7.一种半导体构装元件，其特征在于，包括于一载板上的至少一穿透该载板的沟槽；至少一固定于该沟槽中的第一芯片，它暴露出该第一芯片的一背面及一主动面，该主动面包括数个第一焊垫；一于该载板与该主动面上的第一绝缘层，数个穿透该第一绝缘层并连接该第一焊垫的第一穿接导体；二于该第一绝缘层上的多层结构，该多层结构包含数条布局导线、数个第二穿接导体、数个与该第二穿接导体各别连接的锡球焊垫与覆晶焊垫，及至少一于其上的第二绝缘层，它暴露出于该多层结构上的锡球焊垫与覆晶焊垫，其中，该布局导线、该第二穿接导体、该覆晶焊垫及该锡球焊垫与该第一穿接导体有电性上的连接；数个第一锡球固定于该锡球焊垫上；及至少一第二芯片通过数个第二锡球与该覆晶焊垫相连接。
8.如权利要求7所述的半导体构装元件，其特征在于，所述载板的材料选自于硅晶片基板、陶瓷基板、玻璃基板、有机材料基板或上述组合物之一。
9.如权利要求7所述的半导体构装元件，其特征在于，所述锡球焊垫位于下述位置之一该第一芯片上方、该第一芯片上方的周围或上述的组合。
10.如权利要求7所述的半导体构装元件，其特征在于，所述覆晶焊垫分布于下述位置之一该第一芯片上方、该第一芯片上方的周围或上述的组合。
全文摘要
本发明主要的目的在于提供一种半导体构装元件，包括于一载板上的一凹槽或沟槽；至少一具有背面及包括第一焊垫的主动面的芯片，此芯片固定于凹槽中并暴露出其主动面；一于载板与主动面上的第一绝缘层，它包括穿透其中并连接第一焊垫的第一穿接导体；一于第一绝缘层上的多层结构，它包含若干布局导线、于其中的第二穿接导体；及至少一于其上的第二绝缘层，它暴露出于多层结构上的若干锡球焊垫与覆晶焊垫。其中布局导线、第二穿接导体、覆晶焊垫及锡球焊垫与第一穿接导体电性连接。第一锡球固定于锡球焊垫上，及至少另一芯片通过第二锡球固定于覆晶焊垫上。由于整合了一般覆晶构装制程中的重新分布与接脚间距扩散制程，从而简化了覆晶球栅阵列现有制程。
文档编号H01L23/12GK1457098SQ0211930
公开日2003年11月19日 申请日期2002年5月9日 优先权日2002年5月9日
发明者蔡振荣, 李睿中, 林志文 申请人:旺宏电子股份有限公司