专利名称：自行对准转接通道的制作方法
技术领域：
本发明涉及半导体的制造，尤其是一种自行对准转接通道(self-aligned landing via)的制作方法，为一种利用特殊的字元线布局以及侧壁子回蚀刻，产生自行对准转接通道的方法。
请参考
图1与图2，图1与图2为习知制作一自行对准转接通道28的方法示意图。如图1所示，习知方法是先在一半导体晶片10的基底12表面形成复数条字元线20作为MOS晶体管的栅极。字元线20为一堆叠导电层(stacked layer)，包含有一掺杂多晶硅层14、一金属硅化物层16以及一顶保护层18依序堆叠于基底12表面。此外，字元线20的二垂直侧壁上另设有一侧壁子22。
如图2所示，随后再于基底12表面沉积一由二氧化硅(silicondioxide，SiO2)所构成的介电层24，并使介电层24完全覆盖字元线20。接着在介电层24表面形成一光阻层(未显示)，并且进行一黄光制程于光阻层上定义一转接通道洞的位置与大小。然后进行一非等向性(anisotropic)蚀刻制程，依照光阻层上的图案蚀刻介电层24直至基底12表面，以形成转接通道洞26。在完全去除光阻层后，再于半导体晶片10的表面上沉积一掺杂多晶硅层(未显示)并使掺杂多晶硅层完全填满转接通道洞26。最后进行一回蚀刻制程，将覆盖于转接通道洞26外侧的多晶硅层去除，只留下转接通道洞26内的多晶硅层作为导电层，即完成转接通道28的制作。
由于字元线20的顶部与侧壁分别覆盖有由氮化硅所构成的顶保护层18与侧壁子22以增加转接通道洞26的蚀刻制程的对位偏差容忍度(mis-alignment tolerance)，因此可以利用自行对准接触(self-alignedcontact，SAC)蚀刻技术产生转接通道28。然而，随着元件积集度的增加，制作转接通道洞26的制程空间(process window)亦相对变小，且利用光阻定义转接通道洞26的图案时更会受到曝光台机(optical exposuretool)的解析度极限(resolution limit)限制，因而增加转接通道28制程的困难度。此外，进行转接通道洞26的蚀刻制程时，由于构成侧壁子22的氮化硅与二氧化硅介电层24之间的蚀刻选择比不佳(约只有2～4)，极容易使侧壁子22结构产生损坏，进而影响侧壁子22对于掺杂多晶硅层14、金属硅化物层16以及转接通道28的导电物之间的隔离效果。
本发明的另一目的是提供一种自行对准转接通道的制作方法，以避免栅极两侧的侧壁子结构受到损坏，并进而提高元件的电性表现。
在本发明的最佳实施例中，首先提供一半导体基底，半导体基底上至少定义有一周边电路区(peripheral region)以及一存储阵列区(cellarray region)。于存储阵列区的半导体基底上布局复数条字元线以及主动区域，并使两相邻两字元线通过主动区域部份形成一转接通道区域(landing via region)，以及在主动区域以外形成一填缝区域(gap-filling region)。于字元线两侧各形成一侧壁子，并使侧壁子的厚度足以填满填缝区域而不足以填满转接通道区域以于转接通道中自行对准形成一转接通道洞(landing via hole)。接着于该半导体基底上形成一导电层，并且填满该转接通道洞；以及进行一回蚀刻制程去除该转接通道洞外侧的该导电层以形成该转接通道。
由于本发明利用一特殊布局图(layout pattern)来定义字元线与主动区域的位置，并利用一侧壁子的制作方式来填满填缝区域以及同时于转接通道区域中自行对准产生转接通道洞，因此不需要利用传统的黄光制程来定义出转接通道的位置，也因此不会受限于解析度极限而产生制程空间不足的问题。此外，本发明利用多层侧壁子作为于字元线与转接通道的导电物之间的隔离层，因此更不致于发生习知因侧壁子结构破坏无法提供有效隔离而致使元件产生短路的问题。
图示的符号说明10半导体晶片 12基底14多晶硅层16金属硅化物层18顶保护层20字元线22侧壁子 24介电层26转接通道洞 28转接通道30半导体基底 40主动区域44字元线 46转接通道区域48填缝区域50多晶硅层52金属硅化物层54顶保护层56、59侧壁子 58介电层60转接通道洞 62转接通道在图3中，字元线44与主动区域40垂直相交，且任二条字元线44的间隙与主动区域40重叠区域形成一转接通道区域(landing viaregion)46，而任二条字元线44的间隙不与主动区域40重叠的区域则形成一填缝区域(gap-filling region)48。需特别注意的是，转接通道区域46的宽度必须大于填缝区域48的宽度。因此，在布局字元线44时，字元线44之间并非平行排列，而是呈现弯曲转折的字元线图案。在主动区域40以外部份，字元线44较宽，而与主动区域40重叠处，字元线宽度则略微缩小，如此一来，产生一较宽的转接通道区域46以及较窄的填缝区域48。
请参考图4，图4为图3中沿切线AA′的剖面示意图。如图4所示，按照字元线44布局图案，半导体基底30表面上具有复数条字元线44，且字元线44之间间隔有复数个转接通道区域46或填缝区域48。字元线44为一堆叠导电层，由一栅极氧化层(未显示)、一掺杂多晶硅层50、一金属硅化物层52以及一顶保护层54依序堆叠于基底30表面所构成。以上所述的字元线44剖面结构仅为本发明较佳实施例，然而，其它字元线或栅极结构亦同样适用于本发明的范围。
如图5所示，接着于字元线44两侧各形成一氮化硅所构成的侧壁子56，且侧壁子56的厚度约为200至600埃(angstroms，)。然后，进行一化学气相沉积(CVD)制程，于半导体基底30表面沉积一介电层58，例如氮化硅层或二氧化硅层，并使介电层58的沉积厚度足以填满填缝区域48，但不足以填满转接通道区域46，如顶视6所示。
如图7所示，随后进行一非等向性干蚀刻，回蚀刻部份的介电层58，以于转接通道区域46中的字元线44的侧壁上形成一侧壁子59，厚度约为200至600埃。而由于填缝区域48的宽度小于转接通道区域46的宽度，因此蚀刻制程并不致于去除填于填缝区域48内的介电层58，进而可以于转接通道区域46内侧壁子59之间的空隙隔离出一自行对准转接通道洞60。
如图8所示，再于半导体基底30的表面上沉积一掺杂多晶硅层(未显示)并使掺杂多晶硅层完全填满转接通道洞60。最后进行一回蚀刻制程，将覆盖于转接通道洞60外侧的多晶硅层去除，只留下转接通道洞60内的多晶硅层作为导电层，即完成转接通道62的制作。在本发明的其他实施例中，另包含于转接通道62上方制作一位元线或电容等步骤，以使转接通道62作为晶体管与位元线、电容之间的连接线。
本发明利用一特别设计的字元线布局来定义字元线与主动区域的相对位置，使任二条字元线之间包含一宽度大小不同的第一间隙与第二间隙，因此可以利用一侧壁子的制作方式来填满宽度较小的第一间隙并同时于宽度较大的第二间隙中自行对准产生转接通道洞。
相较于习知制作自行对准转接通道的方法，本发明不需要传统的黄光制程来定义出转接通道的位置，因此不会受限于解析度极限而产生制程空间不足的问题。此外，本发明于字元线与转接通道的导电物之间至少形成两层侧壁子，因此更不致于发生习知因侧壁子结构破坏无法提供有效隔离而致使元件产生短路的问题。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种于一半导体基底上制作一转接通道的方法，该半导体基底上至少定义有一周边电路区以及一存储阵列区，其中该存储阵列区包含有至少一主动区域定义于该半导体基底表面，其特征是该方法包含有下列步骤于该半导体基底表面的该存储阵列区内布局至少两相邻字元线，使该两相邻两字元线通过该主动区域形成一转接通道区域，在主动区域以外形成一填缝区域；于该两相邻字元线两侧各形成一第一侧壁子，该第一侧壁子的厚度足以填满该填缝区域，而不足以填满该转接通道区域，从而自行对准形成一转接通道洞；于该半导体基底上形成一导电层，并且填满该转接通道洞；以及进行一回蚀刻制程去除该转接通道洞外侧的该导电层以形成该转接通道。
2.如权利要求1所述的方法，其特征是各该字元线皆包含有一堆叠导电层以及一第二侧壁子设于该堆叠导电层各边侧壁上。
3.如权利要求2所述的方法，其特征是该第二侧壁子由氮化硅所构成。
4.如权利要求2所述的方法，其特征是该堆叠导电层由一导电层以及一顶盖层上下堆叠而成。
5.如权利要求3所述的方法，其特征是该第二侧壁子厚度约200至600埃。
6.如权利要求1所述的方法，其特征是该两相邻字元线于该转接通道区域内的间距大于该两相邻字元线于该填缝区域内的间距。
7.如权利要求1所述的方法，其特征是该转接通道用来电连接一位元线。
8.如权利要求1所述的方法，其特征是该转接通道用来电连接一电容。
9.如权利要求1所述的方法，其特征是该第一侧壁子由氮化硅或二氧化硅所构成。
10.如权利要求9所述的方法，其特征是该第一侧壁子厚度约200至600埃。
11.一种于一半导体基底制作一转接通道的方法，该半导体基底包含有复数条字元线设于该半导体基底表面以及由该复数条字元线区隔出的复数个第一间隙与复数个第二间隙，其中该第二间隙的宽度大于该第一间隙的宽度，其特征是该方法包含有下列步骤于各该复数条字元线一侧形成一第一侧壁子，其中该第一侧壁子填满该复数个第一间隙，且该第一侧壁子于各该第二间隙自行对准形成一转接通道洞；于该半导体基底上形成一导电层，并填满该转接通道洞；以及进行一回蚀刻制程去除该转接通道外侧的该导电层，以形成该转接通道。
12.如权利要求11所述的方法，其特征是各该字元线皆包含有一堆叠导电层以及一第二侧壁子设于该堆叠导电层各边侧壁上。
13.如权利要求12所述的方法，其特征是该第二侧壁子由氮化硅所构成。
14.如权利要求12所述的方法，其特征是该堆叠导电层由一导电层以及一顶盖层上下堆叠而成。
15.如权利要求13所述的方法，其特征是该第二侧壁子厚度约200至600埃。
16.如权利要求11所述的方法，其特征是该转接通道用来电连接一位元线。
17.如权利要求11所述的方法，其特征是该转接通道用来电连接一电容。
18.如权利要求11所述的方法，其特征是该第一侧壁子由二氧化硅所构成。
19.如权利要求18所述的方法，其特征是该第一侧壁子厚度约200至600埃。
全文摘要
本发明提供一种自行对准转接通道的制作方法，首先于一半导体基底上布局复数条字元线以及主动区域，并使两相邻两字元线通过主动区域部份形成一转接通道区域，以及在主动区域以外形成一填缝区域；接着于字元线两侧各形成一侧壁子，并使侧壁子的厚度足以填满填缝区域而不足以填满转接通道区域，进而于转接通道中自行对准形成一转接通道洞；接着于转接通道洞中填满一导电层以形成一转接通道；本发明改善了制程空间不足造成的制程困难，并避免了栅极两侧的侧壁子结构受到损坏，进而提高元件的电性表现。
文档编号H01L21/60GK1397997SQ02141370
公开日2003年2月19日 申请日期2002年7月10日 优先权日2001年7月16日
发明者林进福 申请人:联华电子股份有限公司