专利名称：形成双镶嵌结构的方法
技术领域：
本发明关于半导体技术中的双镶嵌制程，且特别是有关于一种提升导体(conductor)与低介电为数材料(low-k dielectric)之间附着性(adhesion)的方法。
背景技术：
近年来，随着半导体集成电路(IC)制造技术的发展，芯片中所含组件的数量不断增加，组件的尺寸也因积集度的提升而不断地缩小，因此双镶嵌制程(dualdam scene process)已成为现今金属导线连结技术的主流。举例来说，先沉积一绝缘层，然后经过平坦化与图案化该绝缘层之后，形成槽沟(trench)和孔洞(viahole)所组成的开口，然后再将金属材料填入槽沟和孔洞中，而形成一导线(conductive wire)耦合一插塞(plug)，然后再进行一化学机械研磨(chemicalmechanical polishing，CMP)的平坦化制程，用以平坦(planarize)组件的表面，因而得到一双镶嵌结构。因为双镶嵌结构能避免重迭误差(overlay error)以及解决习知金属制程的限制，因此双镶嵌制程便被广泛地应用在半导体制程中而提升组件可靠度。
以下利用图1A～1D来说明习知的双镶嵌制程剖面图。
首先，请参见图1A，提供一基底100，该基底100具有一金属层102。然后，利用化学气相沉积法(CVD)，依序地形成例如氮化硅(SiN)层的一蚀刻停止层104与一介电层106于该基底100上。
其次，请参见图1B，例如蚀刻去除部分该介电层106而形成一孔洞112，该孔洞112为露出该蚀刻停止层104。该孔洞112的位置下方为对应于该金属层102。
其次，请参见图1C，利用一图案化的光阻层(未图示)当作是一罩幕(mask)，蚀刻去除位于孔洞102底下的蚀刻停止层104以及部分介电层106，而形成一开口114，该开口114露出该金属层102。其中，该开口114为由一孔洞116与一槽沟118所组成。
其次，请参见图1D，形成顺应性的一阻障层122(例如是Ta/TaN)以及一金属层124(例如Cu)于该开口114中而形成一双镶嵌结构126。之后，进行一CMP(化学机械研磨)制程，将介电层106顶部的不想要的阻障层122与金属层124去除。
随着IC组件积集度的提升，由金属层间介电层(inter-metal dielectriclayer，IMD，例如图1D所示的介电层106)所产生的寄生电容(parasiticcapacitance)会增加残余电容延迟(resistance-capacitance delay)。因此，一般在次微米制程中，经常使用低介电材料来制作金属层间介电层。习知的低介电材料可以是有机材料(organic material)或非有机材料(inorganic material)。其中，有机材料例如SILK，FLARE...等等，而非有机材料例如是HSQ，FSG...等等。
然而，在填入导体材料于开口114的制程中，常发现阻障金属层122与低介电为数介电层106之间的界面存在有龟裂(cracking)与其它附着性问题。这种附着性不良的问题严重地影响组件可靠度。
因此，研究出如何形成一双镶嵌结构而能解决上述问题便成为一重要课题。
发明内容
有鉴于此，本发明的目的是提供一种形成双镶嵌结构的方法。
本发明的另一目的是提供一种改善双镶嵌结构中的介电层与导体材料之间附着力的方法。
为达上述目的，本发明提供一种形成双镶嵌结构的方法，包括下列步骤提供一基底，该基底具有一导体层；形成一介电层于该基底上；形成一开口于该介电层中，该开口包含一槽沟与一孔洞，其中该孔洞底下为露出该导体层；对位于该开口内的该介电层表面进行一N2O或惰性气体的等离子制程，而形成一非结晶区于该介电层表面，该非结晶区具有一深度；以及填入导体材料于该开口中而形成一双镶嵌结构。
经由本发明的方法，通过对位于该开口内的该介电层表面进行一N2O或惰性气体的等离子制程，而形成一非结晶区于该介电层表面，而能够增加介电层与导体材料之间键结数而能够提升附着力，因而使得双镶嵌制程品质获得改善。更者，因为N2O或惰性气体的等离子制程使得介电层表面粗化，这也提升了介电层与导体材料之间的附着力。
图1A至1D为习知的双镶嵌结构的制程剖面示意图；以及图2A至2E为本发明实施例的双镶嵌结构的制程剖面示意图。
习知部分(图1A至1D)100基底；102～导体层； 104蚀刻停止层；106～介电层；112～孔洞； 114～开口；116～孔洞； 118～槽沟； 122～阻障层；124～铜层； 126～镶嵌结构。
本案部分(图2A至2E)200～基底； 202～导体层； 204～蚀刻停止层；206～介电层；212～孔洞； 214～开口；216～孔洞； 218～槽沟；220～N2O或惰性气体的等离子制程； 221～非结晶区；222～阻障层；224～金属层； 226～镶嵌结构。
具体实施例方式
以下利用图2A至2E来说明本发明的双镶嵌制程，本发明有效地提升了介电层(例如低介电为数介电层)与导体材料(例如阻障金属层)之间的附着力。
首先，请参见图2A，提供一基底200，该基底200具有一导体层202。其中，该导体层202例如是铜层。然后，依序形成一蚀刻停止层(etching stop layer)204与一介电层(dielectric layer)206于该基底200上。其中，该蚀刻停止层204例如是SiN或SiON层。该蚀刻停止层204的厚度例如是约500埃，而该介电层206的厚度例如是约3000埃。为了避免寄生电容的问题，该介电层206的材质最好是采用低介电为数介电材料(low-k dielectric)。举例来说，该介电层206可以包含非有机材料(inorganic materials)，例如SiO2、掺杂氟的SiO2(FSG)或磷硅玻璃(PSG)等等。该介电层206可以包含有机材料(organic materials)，例如旋涂式聚合物(spin-on-polymer，SOP)、FLARE或SILK等等。
接着，举一范例说明形成双镶嵌结构的开口的制程，但并非限定本发明。请参见图2B，经由传统的微影蚀刻制程，去除部分介电层206而形成一孔洞212，该孔洞212底部为露出该蚀刻停止层204。该孔洞212的位置下方为对应该导体层202的位置。
其次，请参见图2C，利用一图案化的光阻层(未图示)为罩幕，蚀刻去除位于孔洞212底部而暴露的该蚀刻停止层204以及部分介电层206，而形成一开口214，该开口214为露出该导体层202。也就是说，该开口214包含一孔洞(via hole)216与一槽沟(trench)218。该孔洞216的深度可以是3000埃，而该槽沟218的深度可以是3000埃。然后，把前述光阻图案(未图标)去除。这里要特别说明的是，双镶嵌结构的该开口214可以使用别的制程来做成，例如采用美国专利编号第6479391号所公开的利用多层硬式罩幕(multi-layer hard mask)的方法。然而，为避免混淆本案特征，上述利用多层硬式罩幕的方法在此不予叙述。
其次，请参见图2D，图2D为显示本发明的关键步骤，对位于该开口214内的该介电层206表面进行一N2O或惰性气体(inert gas)的等离子(plasma)制程220，其中该惰性气体的等离子制程220最好是采用氦气(He)的等离子制程，因为氦气具有比较适当的原子重量。经过该等离子制程220之后，会形成一非结晶区(amorphous region)221于该介电层206表面，该非结晶区221具有一深度，该深度大抵为100埃，该非结晶区221能够增加介电层206与导体材料(226，后述)之间键结数(number of bonds)而能够提升附着力。更者，由于N2O或惰性气体的等离子撞击(bombardment)，暴露的该介电层206表面会被粗化(roughed)，而能增进介电层206与导体材料(226，后述)之间的附着力。
另外，在此举一例说明N2O或惰性气体的等离子制程220的制程条件，但并非限定本发明。其制程条件例如包含有100～500W、10～15MHz、1～10Torr以及400℃进行10～30秒。
其次，请参见图2E，填入导体材料226于该开口214中而形成一双镶嵌结构226，其中该导体材料226为由一阻障层222与一金属层224所构成，该阻障层222位于金属层224与介电层206之间。图2E的制程步骤叙述如下，首先形成顺应性的一阻障层222(例如是Ta/TaN或Ti/TiN)以及一金属层224(例如是Cu、Al、AlSiCu或W)于该开口114中而形成一双镶嵌结构226。之后，进行一CMP制程，将介电层206顶部的不想要的阻障层222与金属层224去除，而得到一平坦的表面。同时地，一小部分的介电层206顶部表面亦可在上述CMP制程中去除，而形成如图2E所示的双镶嵌结构的轮廓。
本发明的特征在于通过N2O或惰性气体的等离子制程而能够增加低介电系数介电层与导体材料之间的附着力。根据本发明，通过对位于该开口内的该介电层表面进行一N2O或惰性气体的等离子制程，而形成一非结晶区于该介电层表面，而能够增加介电层与导体材料之间键结数而能够提升附着力，因而使得双镶嵌制程品质获得改善。更者，因为N2O或惰性气体的等离子制程使得介电层表面粗化，这也提升了介电层与导体材料之间的附着力。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种形成双镶嵌结构的方法，其特征是包括下列步骤提供一基底，该基底具有一导体层；形成一介电层于该基底上；形成一开口于该介电层中，该开口包含一槽沟与一孔洞，其中该孔洞底下露出该导体层；对位于该开口内的该介电层表面进行一N2O或惰性气体的等离子制程；以及填入导体材料于该开口中而形成一双镶嵌结构。
2.如权利要求1所述的形成双镶嵌结构的方法，其特征是该导体层为铜层。
3.如权利要求1所述的形成双镶嵌结构的方法，其特征是该介电层为低介电系数介电层。
4.如权利要求3所述的形成双镶嵌结构的方法，其特征是该介电层为SiO2、掺杂氟的SiO2或磷硅玻璃层。
5.如权利要求3所述的形成双镶嵌结构的方法，其特征是该介电层为有机层。
6.如权利要求1所述的形成双镶嵌结构的方法，其特征是该惰性气体的等离子制程为氦气等离子制程。
7.如权利要求1所述的形成双镶嵌结构的方法，其特征是该N2O或惰性气体的等离子制程的能量条件为100～500W。
8.如权利要求1所述的形成双镶嵌结构的方法，其特征是该导体材料包含一阻障层和一金属层。
9.如权利要求8所述的形成双镶嵌结构的方法，其特征是该阻障层为Ta/TaN层。
10.如权利要求8所述的形成双镶嵌结构的方法，其特征是该金属层为铜层。
11.一种形成双镶嵌结构的方法，其特征是包括下列步骤提供一基底，该基底具有一导体层；形成一介电层于该基底上；形成一开口于该介电层中，该开口包含一槽沟与一孔洞，其中该孔洞底下为露出该导体层；对位于该开口内的该介电层表面进行一N2O或惰性气体的等离子制程，而形成一非结晶区于该介电层表面，该非结晶区具有一深度；以及填入导体材料于该开口中而形成一双镶嵌结构。
12.如权利要求11所述的形成双镶嵌结构的方法，其特征是该导体层为铜层。
13.如权利要求11所述的形成双镶嵌结构的方法，其特征是该介电层为低介电为数介电层。
14.如权利要求13所述的形成双镶嵌结构的方法，其特征是该介电层为SiO2、掺杂氟的SiO2或磷硅玻璃层。
15.如权利要求13所述的形成双镶嵌结构的方法，其特征是该介电层为有机层。
16.如权利要求11所述的形成双镶嵌结构的方法，其特征是该惰性气体的等离子制程为氦气等离子制程。
17.如权利要求11所述的形成双镶嵌结构的方法，其特征是该N2O或惰性气体的等离子制程的能量条件为100～500W。
18.如权利要求11所述的形成双镶嵌结构的方法，其特征是该非结晶区具有的该深度大抵为100埃。
19.如权利要求11所述的形成双镶嵌结构的方法，其特征是该导体材料包含一阻障层和一金属层。
20.如权利要求19所述的形成双镶嵌结构的方法，其特征是该阻障层为Ta/TaN层。
21.如权利要求19所述的形成双镶嵌结构的方法，其特征是该金属层为铜层。
全文摘要
一种形成双镶嵌结构的方法，首先提供具有一导体层的一基底；然后，形成一低介电为数介电层于基底上；然后，形成一开口于介电层中，该开口包含一槽沟与一孔洞，其中孔洞底下为露出导体层；之后，对位于开口内的介电层表面进行一N
文档编号H01L21/768GK1521828SQ0310265
公开日2004年8月18日 申请日期2003年2月13日 优先权日2003年2月13日
发明者聂俊峰, 郑丰绪, 陈振隆 申请人:矽统科技股份有限公司