专利名称：用于基于相位敏感检测的压电器件的谐振控制装置的制作方法
技术领域：
本发明涉及一种谐振控制装置及其控制方法。
背景技术：
在谐振控制装置中，例如使用压电元件的压电效应的驱动设备(作为超声马达，例如包括在日本特开平3-243183号公报和日本特开平3-289375号公报中公开的)和利用压电效应的显示设备，由于压电特性、温度特性和外围机构的结构特性等，使驱动效率达到最大的谐振频率的谐振点可能会经历改变。
因此，在常规的谐振控制装置中，使用压电传感器将负载的驱动状态检测为电势(电压值)，使用CPU(处理器)对来自压电传感器的输出信号的检测电压值进行积分运算，提高和/或降低负载的驱动频率，直到运算结果(电势的积分值)产生实际上的最大值，并使用当运算结果变成最大值时的频率作为谐振频率。
在此，将参照图11描述常规谐振控制装置的结构。图11是示意性地示出常规谐振控制装置200的主要部分的方框图。如图11所示，常规谐振控制装置200包括中央处理单元(CPU)1、放大器部4、增益控制放大器部5、电压受控振荡器(VCO)10、模数转换器(ADC)6和两个数模转换器(DAC)7，8。此外，常规谐振控制装置200分别通过放大器部4和增益控制放大器部5连接到压电传感器2和压电单元(压电负载)3。
如上所述，通过放大器部4将自压电传感器2输出的压电负载3的驱动状态的电压值(电势数据)放大，并通过ADC 6转换成数字数据以输入给CPU 1。CPU 1对从ADC 6输入的电压值执行积分运算，并提高用于压电负载3的驱动信号的频率，直到电压值达到压电传感器2的谐振频率区域(参见图3)。在使驱动信号的频率上升的过程中，CPU 1经由DAC 7将瞬时电压值数据输出给VCO 10，随后，VCO 10响应于所输入的电压值数据生成具有预定频率的用于压电负载3的驱动信号，从而将驱动信号输出给增益控制放大器部5。
增益控制放大器部5基于从CPU 1经由DAC 8输入的延迟控制信号来调整在VCO 10内生成的驱动信号的增益，延迟驱动信号的相位，以使得该驱动信号的相位与从压电传感器2输出的检测信号的相位同步(该处理对应于延迟处理)，并将相位由增益控制放大器部5延迟的驱动信号输出给压电负载3。
随后，当CPU 1判定通过提高和/或降低驱动信号的频率，使给定频率处的电压值的积分运算值基本上达到最大值时，CPU 1确定该给定频率是压电负载3的谐振点，即驱动信号的频率达到压电负载3的谐振频率(该处理对应于频率确定处理)，并将谐振点处的电压值经由DAC 7输出给VCO 10。VCO 10将具有与电压值相对应的频率(即谐振频率)的驱动信号输出给增益控制放大器部5。在增益控制放大器部5内执行了增益控制处理和相位延迟处理之后，通过所获得的驱动信号来驱动压电负载3。这样，常规谐振控制装置200在获取谐振频率之后使用具有谐振频率的驱动信号来控制压电负载3的驱动。
然而，在常规的谐振控制装置200中，在执行诸如姿态控制等的快度驱动控制的情况下，通过如上所述地逐渐提高驱动信号的频率，需要花费很长的时间来获取压电负载3的谐振频率，这是因为CPU 1要执行上述运算处理。因此，存在频繁出现控制不稳定状态(即CPU 1执行操作处理的状态)的问题。
此外，由于常规谐振控制装置200包括诸如ADC 6、DAC 7和8等的模拟外围电路，因此，存在难以将这些电路集成到IC芯片内以进行数字操作的问题。
此外，因为常规谐振控制装置200包括用于执行运算处理的CPU 1，所以包括CPU 1的系统变成很大。因此，存在难以使电路尺寸(电路系统)小型化(以缩小电路)的问题。
发明内容
因此，鉴于现有技术的上述问题，本发明的一个目的是提供一种谐振控制装置和一种控制谐振设备的方法，由于它只需要花费很短的时间来获取谐振设备的谐振频率，所以它能够在姿态控制中快速地控制目标的静止或运动，并且由于易于将其控制部分集成到IC芯片内所以它能够降低谐振控制装置的电路系统的尺寸。
为了实现上述目的，在本发明的一个方面中，本发明致力于一种用于驱动具有谐振特性的谐振设备的谐振控制装置。该谐振设备用作谐振传感器。该谐振控制装置包括基准信号生成部，用于响应于输入给基准信号生成部的电压信号，来生成具有预定频率的基准信号；分频器，对由基准信号生成部生成的基准信号的预定频率进行分频，以输出具有给定频率的信号；相位基准形成部，将分频器输出的信号的相位延迟预定间隔；电压比较器，用于将谐振传感器的输出信号的电压与预定电压进行比较，该谐振传感器与谐振设备的驱动同步地检测谐振设备的驱动状态；相位比较器，用于将电压比较器的输出信号的相位与相位基准形成部的输出信号的相位进行比较；和占空控制部，用于基于从基准信号生成部输出的基准信号来控制为谐振设备提供的驱动信号的占空比。
在本发明的谐振控制装置中，通过使用谐振传感器的输出信号作为反馈值而自控制用于谐振设备的驱动信号的频率，来驱动谐振设备。因此，根据本发明的谐振控制装置，可以缩短(减少)获取谐振设备的谐振频率需要的时间，从而能够在姿态控制中快速地控制目标的静止或运动(即能够控制驱动信号的占空比)。此外，可以将谐振控制装置的控制部分集成到IC芯片内，从而能够缩小谐振控制装置的电路系统的尺寸。
在这种情况下，谐振控制装置优选地还包括低通滤波器，其滤除相位比较器的输出信号的高频分量，其中低通滤波器的输出信号构成输入给基准信号生成部的电压信号。
此外，优选地，相位基准形成部被构造为，能够基于受占空控制部控制的驱动信号的占空比，当相位比较器比较相位时，选择在相位基准形成部内延迟的信号的上升沿或下降沿。
此外，优选地，占空控制部使用在10％-50％或50％-90％范围内的占空比来驱动谐振设备。
此外，优选地，谐振设备的输出信号对应于谐振设备的谐振频率，并且控制从占空控制部输出的驱动信号的频率以与谐振频率相等。
在这种情况下，优选地，谐振控制装置基于受占空控制部控制的驱动信号的占空比来为谐振设备执行PWM(脉冲宽度调制)控制。
此外，在这种情况下，优选地，执行PWM控制以维持谐振设备的谐振频率。
此外，谐振控制装置优选地还包括设置在电压比较器与相位比较器之间的第一相位校正部，第一相位校正部对从电压比较器输出的信号的相位进行校正，以将经相位校正的信号输出给相位比较器。
在这种情况下，优选地，谐振控制装置还包括第二相位校正部，用于响应于谐振设备的谐振频率的相位对占空控制部的输出信号的相位进行校正。
在本发明的另一实施例中，优选地，谐振控制装置还包括具有与占空控制部相同的功能的第二占空控制部，第二占空控制部被设置为与占空控制部相并行；其中，分别设置了两个占空控制部，用于谐振设备的正驱动和反驱动，并能够独立地或联合地控制用于正驱动和反驱动的驱动信号的占空比。
另选地，优选地，谐振控制装置还包括具有与占空控制部相同的功能的、与占空控制部并行设置的至少一个占空控制部；其中设置了所述占空控制部和所述至少一个占空控制部中的至少两个占空控制部，用于谐振设备的正驱动，并能够独立地或联合地控制用于正驱动的驱动信号的占空比。
本发明致力于一种用于驱动具有谐振特性的谐振设备的谐振控制装置。该谐振设备用作谐振传感器。该谐振控制装置将用于谐振设备的驱动信号的相位与用作谐振设备的反馈值的谐振传感器的输出信号的相位进行比较，并响应于相位之间的差值将驱动信号输出给谐振设备。
此外，在本发明的另一方面，本发明致力于一种控制具有谐振特性的谐振设备的方法。该谐振设备用作谐振传感器。该方法包括如下步骤响应于待输入的电压信号，生成具有预定频率的基准信号，该基准信号是用于谐振设备的驱动信号；对基准信号的预定频率进行分频，以输出具有给定频率的信号；将输出信号的相位延迟预定的间隔；对谐振传感器的输出信号的电压与预定电压进行比较，以输出电压比较信号，该谐振传感器与谐振设备的驱动同步地检测谐振设备的驱动状态；并且对电压比较信号的相位与所延迟信号的相位进行比较，以输出相位比较信号，该相位比较信号对应于将要输入的电压信号。
在本发明中，优选地，该方法还包括如下步骤控制提供给谐振设备的驱动信号的占空比；并且利用驱动信号的占空比来为谐振设备执行PWM控制。
在这种情况下，优选地，所述占空比控制步骤包括根据基准信号分别控制提供给两个谐振设备的用于两个谐振设备的正驱动和反驱动的两种类型的驱动信号的占空比，并且所述PWM控制执行步骤包括利用驱动信号的占空比来为两个谐振设备执行PWM控制。
另选地，优选地所述占空比控制步骤包括独立地或联合地根据基准信号来分别控制提供给至少两个谐振设备的用于正驱动的至少两个驱动信号的占空比，并且所述PWM控制执行步骤包括利用至少两个驱动信号的占空比来为至少两个谐振设备执行PWM控制。
通过下面参照附图进行的对本发明优选实施例的详细描述，本发明的上述和其它的目的、特征和优点将变得更加明显。
图1是示出根据本发明的谐振控制装置的主要部分的示意性方框图(电路图)。
图2示出了用于说明图1中所示的谐振控制装置中的组件的输出波形的时序图。
图3是示出压电负载的谐振频率特性的曲线图。
图4是示意性地示出驱动信号的占空比和驱动矢量比之间的关系的曲线图。
图5示出了受占空控制部控制的占空比与由相位基准形成部确定的相位比较位置之间的关系。
图6示意性地示出了图1所示的驱动器电路的示例。
图7示意性地示出了在提供以驱动压电负载的驱动模拟控制信号是其输出以给定速率提高到预定输出电平的信号的情况下的信号的波形。
图8(A)和图8(B)示出了两个振动元件旋转转子的结构，所述两个振动元件分别包括受根据本发明的谐振控制装置控制的压电元件。
图9示出了在使用图8(A)所示的两个振动元件的情况下的根据本发明的谐振控制装置的部分结构。
图10示出了响应于基准信号的分别受正驱动和反驱动占空控制部控制的正驱动和反驱动的信号的波形。
图11是示意性地示出常规谐振控制装置的主要部分的方框图。
具体实施例方式
现在将参照图1至图10详细地描述根据本发明的谐振控制装置和控制谐振设备的方法的优选实施例。现在，应当指出将这些实施例(公开内容)就被视为示例，因此，该特征不应当用于将本发明限制于所示出的具体实施例。
首先，将描述本发明的谐振控制装置100的结构。图1是示出根据本发明的谐振控制装置100的主体部分的示意方框图(电路图)。如图1所示，谐振控制装置100包括电压受控振荡器(VCO)10、分频器20、占空控制部30、电压比较器40、相位基准形成部50、第一相位校正部(相位校正A)51、第二相位校正部(相位校正B)52、相位比较器60、低通滤波器(LPF)70、驱动器80和用于为电压比较器40设置作为基准电压的电压值的基准电压设置部90。在这一方面，由谐振控制装置100控制其驱动的压电负载(谐振设备)3连接到驱动器80，并且用于与压电负载3的驱动同步地检测压电负载3的驱动状态的压电传感器(谐振传感器)2连接到电压比较器40的一个输入端子。下面详细描述每个组件。在这种情况下，如图1所示，中央处理单元(CPU)1控制分频器20、占空控制部30、相位基准形成部50、第一相位校正部51和第二相位校正部52。
VCO 10根据随后描述的通过LPF 70滤除了其高频分量的相位比较器60的输出信号(电压信号)，来生成具有预定频率的基准信号，并输出该基准信号。将VCO 10的输出信号输入给分频器20、占空控制部30、相位基准形成部50和第一相位校正部51。
分频器20以预定数值对作为VCO 10的输出信号的基准信号的频率进行分频。将已被分频的分频器20的输出信号输入给相位基准形成部50和第二相位校正部52。在这一方面，由CPU 1控制分频器20的分频比。
占空控制部30通过CPU 1的控制来控制用于压电负载3的驱动信号的占空比。将占空控制部30的输出信号输入给第二相位校正部52。第二相位校正部52根据从占空控制部30输入的控制信号来控制分频器20的输出信号的占空比的设置，从而将信号(这是驱动信号)输出给驱动器80。随后，驱动器80将驱动信号输入压电负载3以控制压电负载3的驱动。在这一方面，随后将描述压电负载(压电单元)3的占空比与驱动矢量比之间的关系(参见图4)。
压电传感器2与压电负载3的驱动同步地检测压电负载3的驱动状态。将作为压电传感器2的输出信号的检测信号(电压信号)输入电压比较器40的一个输入端子。此外，由基准电压设置部90设置在电压比较器40内作为电压比较的基准电压信号，从而将该基准电压输入电压比较器40的另一个输入端子。在这种情况下，在本实施例中，基准电压设置部90包括两个电阻器或可变电阻器和恒定电压源。在基准电压设置部90包括一个或两个可变电阻器的情况下，可以人工设置基准电压信号的电压值。然而，本发明并不限制于这种结构。例如，可以由CPU 1控制电压值。根据将要使用的电压负载3的谐振频率特性，预先设置基准电压信号的电压值(这是预定的电压值，即用于电压比较的阈值)。随后将对其进行详细描述。
电压比较器40将压电传感器2的输出信号(即检测到的信号)与基准电压信号进行比较。随后，在压电传感器2的输出信号的电压值大于基准电压信号的电压值的情况下，电压比较器40将高电平信号输出给第一相位校正部51。反之，在输出信号的电压值小于基准电压信号的电压值的情况下，电压比较器40将低电平信号输出给第一相位校正部51。即，电压比较器40将压电传感器2的输出信号数字化，以将经数字化的信号(即高电平或低电平信号)输出给第一相位校正部51。
相位基准形成部50将分频器20的输出信号的相位延迟预定的间隔(时间)，并根据由CPU 1和占空控制部30控制的驱动信号的占空比来选择所延迟信号的上升沿或下降沿。将从相位基准形成部50输出的延迟信号输入相位比较器60的一个输入端子。在这一方面，随后将描述相位基准形成部50的操作。
通过CPU 1的控制，第一相位校正部51将从电压比较器40输入的电压比较信号的相位延迟。将从第一相位校正部51输出的延迟信号输入相位比较器60的另一输入端子。这样，因为谐振控制装置100能够利用相位基准形成部50和第一相位校正部51对经由相位比较器60的两个输入端子输入相位比较器60的各个信号的相位进行延迟，所以还可以调整从相位基准形成部50输入的信号，以明显地引导所输入的信号。
相位比较器60将从第一相位校正部51输入的信号的相位与从相位基准形成部50输入的信号的相位进行比较。随后，如随后描述的图2所示，在从第一相位校正部51输出信号的相位点(即在时间轴上的上升沿的点)早于从相位基准形成部50输出信号的相位点(即正确相位点)的情况下，相位比较器60将高电平信号输出给LPF 70。反之，在第一相位校正部51的相位点晚于相位基准形成部50的相位点的情况下，相位比较器60将低电平信号输出给LPF 70。在这一方面，在输入给相位比较器60的两个信号都是高电平(即Hi-Z)的情况下，相位比较器60输出与零电平对应的信号。即，相位比较器60响应于从相位基准形成部50和第一相位校正部51输入的两个信号输出三进制(三值)信号给LPF 70。
LPF 70将从相位比较器60输入的相位比较信号(三值信号)的高频分量滤除，以将高频分量被滤除的电压信号输出给VCO 10。这样，谐振控制装置100通过将由压电传感器2检测的压电负载3的驱动状态反馈回作为基准信号生成部的VCO 10，来控制驱动信号的频率(即谐振频率)。
在此，通过考虑从电压比较器40输出的信号是从基础振荡器(基频生成部)输出的基准信号，VCO(基准信号生成部)10、分频器20、电压比较器40、相位比较器60和LPF 70构成一种PLL电路(在普通的PLL电路中，由基础振荡器(基频生成部)生成并输出的基准信号的频率是不可变的(即并不经历变化)，但是在该电路中(这种PLL电路)，基准信号的频率是可以改变的，因为使用从压电传感器2输出的检测信号作为基准信号。在这一点上，该电路不同于普通的PLL电路)。这样，因为将谐振控制装置100构造为在其中包括这种PLL电路(该电路具有与普通PLL电路类似的功能)，所以谐振控制装置100能够生成具有锁相频率的基准信号，所述锁相频率是用于压电负载3的驱动信号的频率(即驱动频率)的N倍(其中“N”是由CPU 1任意设置的数值)。
接着，将参考图2所示的时序图描述本发明的谐振控制装置100的操作。图2示出的时序图用于说明在图1所示的谐振控制装置100内的组件的输出波形。在这些时序图中，图2(A)示出了作为基准信号的VCO10的输出信号的波形，图2(B)示出了利用分频器20对基准信号进行分频而获得的分频器20的输出信号的波形，图2(C)示出了压电传感器2的输出信号的波形，图2(D)示出了电压比较器40的输出信号的波形，图2(E)示出了相位基准形成部50的输出信号的波形，图2(F)示出了相位比较器60的输出信号的波形，而图2(G)示出了LPF 70的输出信号的波形。如图2(B)和2(D)所示，利用相位基准形成部50将分频器20的输出信号的上升点(上升定时)延迟到合适的相位点。
如图2(C)所示，根据压电负载3的驱动信号频率的增大，逐步地放大压电传感器2的输出信号内的波形(传感器输出波形)的振幅。图2(C)所示的预定阈值(电压比较电平)是由基准电压设置部90通过将电压值输入给电压比较器40的一个输入端子而设置的电压值。如图2(D)所示，当压电传感器2的输出信号的波形变得大于预定阈值时，电压比较器40输出高电平信号。
相位比较器60将图2(D)所示的电压比较器40的输出信号的相位与图2(E)所示的相位基准形成部50的输出信号的相位(相位基准)进行比较。在这种情况下，该时序图示出了电压比较器40的输出信号的相位未被第一相位校正部51延迟的情况。如图2(F)所示，在相位基准形成部50的输出信号的上升点早于电压比较器40的输出信号的上升点的情况下，相位比较器60输出高电平信号。反之，在相位基准形成部50的输出信号的上升点晚于电压比较器40的输出信号的上升点的情况下，相位比较器60输出低电平信号。
将详细描述图2(F)所示的相位比较器60使用图2(D)和图2(E)的操作。在压电传感器2的输出信号的波形与电压比较器40的电压比较电平不匹配的情况下，即，在压电传感器2的输出信号的振幅小于由基准电压设置部90设置的基准电压(电压比较电平)的情况下，相位比较器60输出高电平信号，而不考虑相位基准形成部50的输出信号的波形。首先，当电压比较器40的输出信号变成高电平时，响应于此改变，相位比较器60的输出信号变成零(即Hi-Z)。随后，当相位基准形成部50的输出信号升高时，相位比较器60的输出信号变成高电平。当电压比较器40的输出信号此后上升时，相位比较器60的输出信号变成零电平。如从图2(F)看出的，在该实施例中此状态(生成脉冲)两次出现。接着，当电压比较器40的输出信号早于相位基准形成部50的输出信号的上升而上升时，相位比较器60的输出信号变成低电平。随后，当相位基准形成部50的输出信号上升时，相位比较器60的输出信号再次变成零电平。此后，重复相同的操作。在这一方面，因为在该时序图中示出了占空比大于50％的情况，所以相位比较器60使用相位基准形成部50的输出信号的上升点来比较相位(参见图5)。
如图2(G)所示，LPF 70的输出信号的波形响应于相位比较器60的输出信号的波形。LPF 70的输出信号在相位比较器60的输出信号处于高电平时上升，在相位比较器60的输出信号处于零电平时保持在恒定电平，并且在相位比较器60的输出信号处于低电平时下降。因而，在电压比较器40的输出信号的上升点(上升定时)晚于相位基准形成部50的输出信号的上升点(上升定时)的情况下，LPF 70的输出信号的电压值上升以提高VCO 10的输出信号的频率。反之，在电压比较器40的输出信号的上升点(上升定时)早于相位基准形成部50的输出信号的上升点(上升定时)的情况下，LPF 70的输出信号的电压值下降以降低VCO 10的输出信号的频率。
这样，在本发明的谐振控制装置100中，因为压电负载3的驱动信号频率根据压电传感器2输入的检测信号而自校正，所述压电传感器2检测响应于驱动信号而驱动的压电负载3的驱动状态，因此，与使用CPU获取谐振频率的常规谐振控制装置相比，能够缩短(降低)获取压电负载3的谐振频率所需要的时间。因此，根据谐振控制装置100，能够适当地处理压电负载的驱动频率可能快速改变的姿态控制等。
接着，将描述在使用具有压电效应的压电负载的情况下的谐振频率特性。图3是示出压电负载的谐振频率特性的曲线图。压电负载3具有图3所示的谐振频率特性是公知的。峰值点(用斜线表示)表示谐振频率区域(压电负载3具有与谐振频率fc对应的谐振点)。谐振点取决于物理条件，例如在具有其谐振频率不断地发生变化的压电单元的驱动设备中的转子的形状、转子的磨损状态、湿度和负载特性等。这样，能够从在谐振频率(谐振点)上的压电负载3获得最大能量，但是常规的谐振控制装置通过逐步地提高驱动频率获得谐振点需要花费很长的时间。因此，将谐振控制装置100构造为，通过利用电压比较器40将压电传感器2的输出信号的电压值与预定的电压值进行比较，以不考虑(即略过)低于图3所示的谐振频率区域的频率范围，通过对在压电传感器2的输出信号超过在电压比较器40内设置的阈值的范围内的相位进行比较，以将频率恢复到谐振点，从而获得谐振频率(谐振点)。因而，根据本发明的谐振控制装置100，能够极大地缩短(降低)获得谐振频率(谐振点)所需要的时间。
接着，将描述压电负载的压电响应速度特性。图4是示意性地图示驱动信号的占空比与驱动矢量比之间的关系的曲线图。如图4所示，压电负载3的驱动矢量比在占空比是50％时变成最大值(即100％)，并在占空比是10％或90％时变成0％。在占空比处于从10％到50％或从50％到90％的范围内，驱动矢量比基本上以线性的方式移动(变化)。因而，通过在这样一个范围内为压电负载3执行PWM控制，能够以类似模拟方式(即使用连续量值)来控制压电负载3的驱动矢量。此外，如图4所示，压电响应速度特性的曲线相对于占空比为50％的直线是线对称的(例如，当占空比是80％时的电压值基本上等于当占空比是20％时的电压值)。
因此，能够预期通过使用此特性来对压电负载3进行PWM控制。即，通过使用在10％-50％或50％-90％的范围内的驱动信号的占空比，能够在0％与100％之间适当地改变用于压电负载3的驱动输出。这意味着不需要如同常规电动机等的PWM控制那样根据驱动信号的占空比来控制激励器等(在这种情况下，压电负载3)的开启/关闭。在使用压电单元作为负载的情况下，当在关闭激励器等之后将其开启时，必需再次执行获取负载谐振频率(谐振点)的处理。然而，因为谐振控制装置100通过使用其压电响应速度特性来执行用于负载的PWM控制，所以能够在将驱动信号的频率维持在压电负载3的谐振频率上的同时控制驱动矢量比。在这一方面，“驱动矢量比”是指在确定当驱动信号的占空比是50％时驱动矢量(输出)是100％的情况下与每个占空比对应的驱动矢量的比率。
接着，将描述在占空控制中的相位比较点的特性。图5示出了由占空控制部30控制的占空比与由相位基准形成部50确定的相位比较位置之间的关系。图5(A)示出了在驱动信号的占空比小于50％的情况下分频器20、相位基准形成部50、第一相位校正部51和相位比较器60的输出信号，而图5(B)示出了在驱动信号的占空比大于50％的情况下这些组件的输出信号。
如图5所示的相位比较点，在输出信号的占空比小于50％的情况下，相位基准形成部50将相位基准形成部50的输出信号的下降点确定为相位比较器60内的相位比较点。反之，在输出信号的占空比大于50％的情况下，相位基准形成部50将相位基准形成部50的输出信号的上升点确定为相位比较器60内的相位比较点。这样，相位基准形成部50根据占空比来改变相位比较点的设置，因为当占空比为0％(占空比＜50％)或50％(占空比＞50％)的点在电压比较信号的波形内被锁相，所述波形即图5(A)和图5(B)所示的第一相位校正部51的输出信号的波形(即图5中自上第三个波形)，它是由电压比较器40对压电传感器2输出的检测信号与预定电压值进行比较而输出的信号波形。在当在占空比小于50％的点上执行PWM控制时，将相位基准形成部50的输出信号的波形的上升点确定为相位比较点的情况下，控制是不稳定的，这是因为相位比较器60通过使用输出信号的波形在其上根据占空控制部30的控制而改变的点作为参考来比较这些相位。在占空比大于50％的情况下同样如此。因此，谐振控制装置100被构造为使得相位基准形成部50除了将分频器20的输出信号的相位延迟预定时间之外，还能够设置相位比较点。
接着，将描述驱动器80驱动压电负载(压电单元)3。图6示意性地示出了图1所示的驱动器80的电路结构的示例。如图6所示，驱动器80包括4个晶体管Tr1、Tr2、Tr3和Tr4、电压源和逻辑非电路NOT1。
当将由占空控制部30控制其占空比的矩形波输入给驱动器80作为驱动信号时，在驱动信号的高电平期间，根据高电平信号和在逻辑非电路NOT1内反转的低电平信号分别使晶体管Tr2和Tr3导通，由此，图6所示的电流Ib以箭头Ib所示的方向流入电压负载3。反之，在驱动信号的低电平期间，使两个晶体管Tr1和Tr4导通，由此，图6所示的电流Ia以箭头Ia所示的方向流入压电负载3。谐振控制装置100能够利用以这种方式构造的驱动器80将类似于交变电流的驱动电流提供给压电负载3。
在此，图7示意性地示出了在要提供以驱动压电负载3的驱动模拟控制信号是其输出以给定速率(给定斜率)上升到预定输出电平(电压值)的信号的情况下的信号波形。当从分频器20输出具有预定频率的信号作为基准信号时(参见图7(B))，占空控制部30设置输入压电负载3的驱动信号的占空比，以响应于在图7(A)所示的驱动模拟控制信号的变化。随后，当将图7(C)所示的驱动信号输入驱动器80时，将具有图7(D)所示波形的输入信号提供给压电负载3。
在这一方面，图7示出了以下的情况占空控制部30以图4所示的压电负载3的压电响应速度特性将占空比设置在从10％至50％的范围内。在这种情况下，因为将预定输出电平设置为压电负载3的驱动矢量比在其上为100％的电平，如图7所示，所以当将驱动模拟控制信号的输出电平(电压值)恢复成预定值时，驱动信号和提供给压电负载3的输入信号的占空比变成50％。
接着，将描述本发明的谐振控制装置100的另一实施例。在本实施例中，示出了谐振控制装置100对于压电负载3的正和反驱动控制或对于压电负载3的双正驱动控制的应用。图8(A)和图8(B)示出这样一种结构的示例，其中分别包括受根据本发明的谐振控制装置100控制的压电负载3的两个振动元件81、81或81、82使转子300旋转。图8(A)图示利用正驱动振动元件81和反驱动振动元件82使转子300旋转的情况，而图8(B)示出了利用两个正驱动振动元件81、81使转子300旋转的情况。
这样，在图8(A)所示的结构中，由于对于一个转子300施加了正驱动和反驱动元件81、82，所以可以控制该转子300以使其沿两个旋转反向旋转。此外，在图8(B)所示的结构中，由于对于一个转子300施加了两个正驱动振动元件81、81，所以在理论上可以使用于使转子300旋转的驱动力的设置在从0％至200％的范围内变化。
在这一方面，施加于一个转子300的振动元件81和/或82的数量并不限制于图8所示的两个，本发明也可以对一个转子300施加一个或多个振动元件81和/或82。此外，在图8(A)所示的结构中，优选地，分别由两个占空控制部30、30(参见图9)来控制正驱动振动元件81和反驱动振动元件82，并且在图8(B)所示的结构中，可以通过两个占空控制部30、30来分别控制两个正驱动振动元件81、81，或者可以由一个占空控制部30对两个正驱动振动元件81、81进行控制。
在图9中示出了使用图8(A)所示的正驱动81和反驱动振动元件82的驱动器，即用于正驱动的压电负载3和用于反驱动的压电负载3的结构，图10示出了用于驱动驱动器80a和80b的驱动信号的波形。图9示出了在分别控制图8(A)所示的两个振动元件81和82内的压电负载3a和3b的正驱动和反驱动的情况下根据本发明的谐振控制装置100的部分结构。
如图9所示，用于控制正驱动压电负载3a和反驱动压电负载3b的驱动的谐振控制装置100包括正驱动占空控制部31和反驱动占空控制器32，而不是图1所示的占空控制部30。此外，谐振控制装置100包括正驱动驱动器80a和反驱动驱动器80b，而不是驱动器80。CPU 1分别控制正驱动占空控制部31和反驱动占空控制部32。因而，根据从分频器20输出的基准信号，正驱动占空控制部31设置用于正驱动的信号的占空比以驱动正驱动压电负载3a，而反驱动占空控制部32设置用于反驱动的信号的占空比以驱动反驱动压电负载3b。
在这一方面，将与正驱动压电负载3a同步移动的正驱动压电传感器(在附图中未示出)设置为与正驱动压电负载3a相靠近，而将与反驱动压电负载3b同步移动的反驱动压电传感器(图中未图示)设置为与反驱动压电负载3b相靠近。通过如上所述地执行这些压电传感器的检测信号(输出信号)的处理，能够独立地控制正驱动压电负载3a和反驱动压电负载3b的驱动。
图10示出了用于响应于基准信号分别由正驱动驱动占空控制部31和反驱动占空控制部32控制的用于正驱动和反驱动的信号的波形。根据在谐振控制装置100内的从分频器20输出的基准信号(参见图10(A))，将分别由正驱动占空控制部31和反驱动占空控制部32控制的用于正驱动的信号(参见图10(B))和用于反驱动的信号(参见图10(D))输入正驱动驱动器80a和反驱动驱动器80b。因而，将图10(C)中示出的驱动信号输入正驱动压电负载3a，而将图10(E)中示出的驱动信号输入反驱动压电负载3b。
这样，本实施例的谐振控制装置100能够控制图8(A)和图9所示的两个压电负载3a和3b的正驱动和反驱动。当响应于图10所示的驱动信号控制两个振动元件81和82时，首先，利用100％的输出来驱动正驱动振动元件81，由此使转子300沿图8(A)所示的方向X旋转。随后，正驱动振动元件81和反驱动振动元件82的输出在图10(E)所示的周期L内变成0％，从而使转子300停止。接着，如图10(E)所示，利用100％的输出来驱动反驱动振动元件82，由此使转子300沿图8(A)所示的方向Y旋转。在这种情况下，如在图7所示的情况下，在图10所示的压电负载3a和3b的输入信号中使用10％至50％范围内的占空比。然而，如上所述，在使用50％至90％范围内的占空比来生成驱动信号的情况下，谐振控制装置100能够实现同样的驱动(操作)。
如上所述，在根据本发明优选实施例的谐振控制装置100内，在分频器20内对VCO 10(即基准信号生成部)输出的基准信号进行分频，由相位基准形成部50对具有预定频率的已分频信号的相位进行延迟，通过电压比较器40将从压电传感器2输出的检测信号与预定的电压值进行比较，根据需要由第一相位校正部51对电压比较器40的输出信号(即电压比较信号)的相位进行延迟，通过相位比较器60比较相位延迟信号的相位，在由LPF 70滤除相位比较信号的高频分量之后，将相位比较器60的输出信号(即相位比较信号)馈送回VCO 10。
在本发明的谐振控制装置100和控制该谐振设备的方法中，通过将预定电压值与通过使用压电传感器2检测将要控制的压电负载3的驱动状态获得的检测信号的波形进行电压比较，将驱动信号的频率快速地提高到压电负载3的谐振频率区域。随后，将所获得的信号馈送回VCO 10以获得压电负载3的谐振点(谐振频率)，从而控制在谐振点上的压电负载3的驱动。
因此，根据本发明的谐振控制装置100和控制该谐振设备的方法，在实现诸如姿态控制等的快速驱动的情况下，能够缩短(降低)获取谐振频率所需要的时间，因而，能够在姿态控制中快速地控制目标的停止或运动。因此，这使得能够控制压电负载3的驱动。
此外，因为本发明的谐振控制装置100通过将来自谐振传感器2的检测信号(模拟信号)与预定的电压值进行比较来生成矩形波(电压比较信号)，因而，能够数字化获取电压比较信号之后的控制。因而，因为在整个设备内增大了数字化控制部分(组件)，所以能够将这些控制部分集成到IC芯片内。而且，由于能够在不利用CPU 1执行诸如积分运算、频率确定运算等的处理的情况下控制压电负载3的驱动，因而，能够缩小谐振控制装置100的电路结构。
注意到，在该实施例中，已经描述了当驱动信号的占空比在10％至50％的范围内时压电负载3的驱动控制，但是本发明并不限制于这一范围。如上所述，在本发明中，也可以使用占空比在50％至90％的范围内的驱动信号。
如上所述，应当指出，即使已经参照在附图中示出的优选实施例描述了根据本发明的谐振控制装置和控制谐振设备的方法，但是本发明并不限制于这些实施例，当然可以对谐振控制装置的每个元件进行各种改变和修改，并可以使用任何其它的能够执行相同或类似功能的元件替换上述各种单元。
权利要求
1.一种用于驱动具有谐振特性的谐振设备的谐振控制装置，该谐振设备用作谐振传感器，该谐振控制装置包括基准信号生成部，用于响应于输入给基准信号生成部的电压信号，生成具有预定频率的基准信号；分频器，对由所述基准信号生成部生成的基准信号的预定频率进行分频，以输出具有给定频率的信号；相位基准形成部，将从所述分频器输出的信号的相位延迟一预定时间间隔；电压比较器，用于将谐振传感器的输出信号的电压与预定电压进行比较，所述谐振传感器与所述谐振设备的驱动同步地检测谐振设备的驱动状态；相位比较器，用于对所述电压比较器的输出信号的相位与从相位基准形成部输出的信号的相位进行比较；以及占空控制部，用于根据从所述基准信号生成部输出的基准信号，来控制为所述谐振设备提供的驱动信号的占空比。
2.根据权利要求1所述的装置，还包括低通滤波器，其滤除所述相位比较器的输出信号的高频分量，其中所述低通滤波器的输出信号构成输入所述基准信号生成部的电压信号。
3.根据权利要求1所述的装置，其中所述相位基准形成部被构造为能够根据受占空控制部控制的驱动信号的占空比，当相位比较器比较相位时，选择在相位基准形成部内延迟的信号的上升沿或下降沿。
4.根据权利要求1所述的装置，其中所述占空控制部利用在10％-50％或50％-90％范围内的占空比来驱动谐振设备。
5.根据权利要求1所述的装置，其中所述谐振设备的输出信号对应于所述谐振设备的谐振频率，并且从所述占空控制部输出的驱动信号的频率被控制为与所述谐振频率相等。
6.根据权利要求5所述的装置，其中所述装置根据由所述占空控制部控制的驱动信号的占空比来为所述谐振设备执行脉冲宽度调制控制。
7.根据权利要求6所述的装置，其中执行所述脉冲宽度调制控制以维持所述谐振设备的谐振频率。
8.根据权利要求1所述的装置，还包括设置在所述电压比较器与所述相位比较器之间的第一相位校正部，所述第一相位校正部对所述电压比较器的输出信号的相位进行校正，以将经相位校正的信号输出给所述相位比较器。
9.根据权利要求8所述的装置，还包括第二相位校正部，用于响应于所述谐振设备的谐振频率的相位对所述占空控制部的输出信号的相位进行校正。
10.根据权利要求1所述的装置，还包括具有与所述占空控制部相同功能的第二占空控制部，所述第二占空控制部被设置为与所述占空控制部相并行；其中提供两个占空控制部，分别用于谐振设备的正驱动和反驱动，并且所述两个占空控制部能够独立地或联合地对用于正驱动和反驱动的驱动信号的占空比进行控制。
11.根据权利要求1所述的装置，还包括与所述占空控制部并行设置的、具有与所述占空控制部相同功能的至少一个占空控制部；其中所述占空控制部和所述至少一个占空控制部中的至少两个占空控制部被设置用于所述谐振设备的正驱动，并且能够独立地或联合地控制用于正驱动的驱动信号的占空比。
12.一种用于驱动具有谐振特性的谐振设备的谐振控制装置，该谐振设备用作谐振传感器，其中该谐振控制装置对谐振设备的驱动信号的相位与用作所述谐振设备的反馈值的谐振传感器的输出信号的相位进行比较，并响应于所述相位之间的差值将驱动信号输出给所述谐振设备。
13.一种控制具有谐振特性的谐振设备的方法，所述谐振设备用作谐振传感器，该方法包括如下步骤响应于将要输入的电压信号，生成具有预定频率的基准信号，该基准信号是用于所述谐振设备的驱动信号；对基准信号的预定频率进行分频，以输出具有给定频率的信号；将输出信号的相位延迟预定的时间间隔；将谐振传感器的输出信号的电压与预定电压进行比较，以输出电压比较信号，所述谐振传感器与所述谐振设备的驱动同步地检测所述谐振设备的驱动状态；和将电压比较信号的相位与所延迟的信号的相位进行比较，以输出相位比较信号，该相位比较信号对应于要输入的电压信号。
14.根据权利要求13所述的方法，还包括步骤控制提供给谐振设备的驱动信号的占空比；和通过使用所述驱动信号的占空比来为所述谐振设备执行脉冲宽度调制控制。
15.根据权利要求14所述的方法，其中所述占空比控制步骤包括根据基准信号分别控制施加给两个谐振设备的用于所述两个谐振设备的正驱动和反驱动的两种类型驱动信号的占空比，并且所述脉冲宽度调制控制执行步骤包括通过使用所述驱动信号的占空比来为所述两个谐振设备执行脉冲宽度调制控制。
16.根据权利要求14所述的方法，其中所述占空比控制步骤包括独立地或联合地，根据基准信号分别控制施加给至少两个谐振设备的用于正驱动的至少两个驱动信号的占空比，并且所述脉冲宽度调制控制执行步骤包括通过使用至少两个驱动信号的占空比来为所述至少两个谐振设备执行脉冲宽度调制控制。
全文摘要
一种谐振控制装置(100)，包括VCO(10)，其生成具有预定频率的基准信号；分频器(20)，对基准信号的预定频率进行分频；相位基准形成部(50)，将已分频信号的相位延迟预定时间间隔；电压比较器(40)，其将压电传感器(2)的输出信号的电压与预定电压进行比较，该压电传感器(2)用于与压电负载(3)的驱动同步地检测压电负载(3)的驱动状态；相位比较器(60)，其将电压比较器(40)的输出信号的相位与相位基准形成部(50)的输出信号的相位进行比较；以及，占空控制部(30)，用于根据基准信号来控制施加给压电负载(3)的驱动信号的占空比。
文档编号H01L41/04GK1735977SQ20038010857
公开日2006年2月15日 申请日期2003年12月25日 优先权日2003年1月10日
发明者竹内启佐敏 申请人:精工爱普生株式会社